1.1 MIKROKONTROLER Informacje ogólne

Wielkość: px
Rozpocząć pokaz od strony:

Download "1.1 MIKROKONTROLER 8051 1.1.1 Informacje ogólne"

Transkrypt

1 1.1 MIKROKONTROLER Informacje ogólne Ukad 8051 jest jednoukadowym, 8 bitowym mikrokontrolerem o rozbudowanych zasobach wewntrznych, tj.: programowalne ukady czasowo licznikowe, ukad transmisji szeregowej, ukad przerwa#, wewntrzna pami$ programu i danych. 16 bitowa szyna adresowa pozwala na do&czenie zewntrznych pamici danych o pojemno'ci 64kB i pamici programu równie+ o pojemno'ci 64kB. W zwi&zku z multipleksowaniem szyny adresowej A0 A7 i szyny danych, mikrokontroler musi generowa$ dodatkowy sygna steruj&cy zewntrznym buforem zatrzaskowym ALE. Sygna ten jest generowany podczas pobierania ka+dego sowa rozkazu dwukrotnie w ka+dym cyklu maszynowym. Wyj&tek stanowi& rozkazy MOVX oraz MOVC przy dostpie do zewntrznej pamici programu realizuj&cy dostp do pamici zewntrznej. Instrukcja ta jest jednobajtowa, wykonywana w dwóch cyklach maszynowych. W pierwszym cyklu nastpuje odczyt kodu instrukcji (pierwszy sygna ALE) oraz ustawienie adresu +&danej komórki pamici (drugi sygna ALE). W drugim cyklu maszynowym nastpuje odczyt/ zapis szyny danych nie mo+e wówczas wyst&pi$ sygna ALE, gdy+ zniszczyby on wcze'niej ustawiony adres komórki pamici. Czas trwania cyklu maszynowego wynosi 12 taktów zegara, co dla czstotliwo'ci rezonatora równej 12MHz daje czas 1µs. Czas wykonywania instrukcji wynosi jeden, dwa lub cztery cykle maszynowe, w zale+no'ci od instrukcji.

2 P0.0 P0.7 P2.0 P2.7 Vcc GND PORT 0 PORT LATCH PORT 0 PORT LATCH RAM ADDRESS REGISTER RAM ROM PROGRAM ADDRESS REGISTER B REGISTER ACCUMULATOR TMP 2 TMP 1 STACK POINTER BUFFER PC INCREMENTER /PSEN ALE /EA RST TIMING AND CONTROL INSTRUCTION REGISTER PSW ALU INTRRUPT, SERIAL PORT, TIMER PROGRAM COUNTUNER DPTR PORT LATCH OSC PORT 1 PORT LATCH PORT 3 XTAL1 XTAL2 P1.0 P1.7 P3.0 P3.7 Rys. 1.1 Schemat blokowy mikrokontrolera Jednostka arytmetyczno logiczna Z jednostk& arytmetyczno logiczn& wspópracuj& dwa rejestry bloku rejestrów specjalnych: akumulator (ACC) E0h i rejestr B F0h. Akumulator najcz'ciej zawiera jeden z operandów i zapisywany jest w nim wynik operacji, rejestr B jest natomiast wykorzystywany przy operacjach mno+enia i dzielenia. Jednostka arytmetyczno logiczna mo+e wykonywa$ nastpuj&ce operacje za argumentach o'miobitowych: dodawanie, dodawanie z przeniesieniem, odejmowanie z po+yczk&, inkrementacja, dekrementacja, mno+enie w naturalnym kodzie binarnym daj&ce 16 bitowy wynik, dzielenie w naturalnym kodzie binarnym daj&ce 8 bitowy wynik i 8 bitow& reszt, iloczyn logiczny, suma logiczna, suma modulo 2, zerowanie i negacja akumulatora. Jednostka arytmetyczno logiczna mo+e wykonywa$ operacje logiczne równie+ na pojedynczych bitach. Dla tych operacji akumulatorem jest bit przeniesienia C D7h sowa stanu

3 PSW D0h. Rejestr specjalny PSW bezpo'rednio wspópracuje z jednostk& arytmetyczno logiczn&. Jego zawarto'$ opisuje cechy wyniku ostatnio wykonywanej operacji. Tab. 1.1 Bity rejestru specjalnego PSW Nr bitu Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 Symbol C AC F0 RS1 RS0 OV - P Adres D7h D6h D5h D4h D3h D2h D1h D0h P znacznik parzysto'ci OV znacznik przepenienia dla dodawania i odejmowania w kodzie U2 RS0 i RS1 bity wyboru bloku rejestrów roboczych F0 znacznik uniwersalny (do dowolnego wykorzystania) AC znacznik przeniesienia poówkowego C znacznik przeniesienia Pami() danych i pami() programu Mikrokontroler 8051 posiada obszar 4kB pamici programu ROM programowanej mask& i 256 bajtow& przestrze# adresow& pamici RAM. Wewntrzna pamici danych RAM podzielona jest na dwa bloki: - dolna pami$ RAM zawieraj&ca obszar czterech banków pamici, obszar bitów adresowanych bezpo'rednio i ci&gy obszar pamici RAM tzw. obszar u+ytkownika oraz - górna pami$ RAM zawieraj&ca obszar rejestrów specjalnych. W obszarze zarezerwowanym dla czterech banków pamici umieszczany jest stos programu. Mo+e on by$ umieszczony w dowolnym miejscu, przez zapis odpowiedniego adresu do rejestru SP o adresie 81h, bd&cego wskagnikiem stosu. Wykonanie resetu mikrokontrolera ustawia warto'$ pocz&tkow& wskagnika stosu SP równ& 07h. SP nale+y do bloku rejestrów specjalnych, a jego zawarto'$ wskazuje na ostatnie zajte sowo stosu. WskaGnik stosu jest inkrementowany przed ka+dym zapisem na stos poleceniem: PUSH A i dekrementowany po ka+dym odczycie poleceniem POP A. Oprócz pamici wewntrznej danych mo+liwe jest do&czenie do mikrokontrolera zewntrznej pamici danych o pojemno'ci do 64kB. Poniewa+ mikrokontroler nie posiada osobnych rozkazów do dostpu do urz&dze# wej'cia wyj'cia, to w obszarze adresowym 64kB zewntrznej pamici danych mog& by$ równie+ umieszczane rejestry do&czanych do systemu urz&dze# wej'cia wyj'cia.

4 Pami$ programu przechowuje kody operacji przeznaczonych do wykonania przez mikroprocesor, mo+e tak+e su+y$ do przechowywania staych u+ywanych w programie. Pami$ programu adresowana jest przez 16-bitowy licznik rozkazów (PC). Mikrokontroler 8051 mo+e tak+e korzysta$ z zewntrznej pamici programu o pojemno'ci do 64kB. To, z której z tych pamici pobierane s& rozkazy zale+y od stanu wyprowadzenia /EA. W przypadku korzystania tylko z wewntrznej pamici programu, wyprowadzenie /EA musi by$ ustawione w stan wysoki, przez po&czenie tego wyprowadzenia z zasilaniem ukadu (przed rozpoczciem pracy ukadu). Je'li pojemno'$ wewntrznej pamici programu jest niewystarczaj&ca, cz'$ programu mo+e by$ umieszczona w pamici zewntrznej. Wówczas dopóki warto'$ licznika rozkazów nie przekracza rozmiaru wewntrznej pamici programu, rozkazy pobierane s& z pamici wewntrznej. Przekroczenie przez licznik rozkazów warto'ci 0FFFH powoduje pobieranie rozkazów z zewntrznej pamici programu. Je'li mikrokontroler ma korzysta$ wy&cznie z zewntrznej pamici programu, wyprowadzenie /EA musi by$ ustawione w stan niski, przez zwarcie tego wyprowadzenia z mas& ukadu. PC zawiera adres aktualnego rozkazu przeznaczonego do wykonania. Rozkaz ten jest pobierany z pamici do rejestru rozkazów (istnieje mo+liwo'$ odczytu warto'ci tego rejestru, ale nie jest on dostpny dla zapisu). Na podstawie zawarto'ci rejestru rozkazów, dekoder rozkazów steruje wyborem Gróda argumentu, miejsca umieszczenia wyniku, funkcjami jednostki arytmetyczno logicznej itp. w ten sposób mikroprocesor wykonuje zadan& operacj. Je+eli nie jest wykonywany rozkaz skoku, to zawarto'$ licznika rozkazów jest inkrementowana po odczycie ka+dego bajtu z pamici programu. Reset mikrokontrolera powoduje ustawienie licznika rozkazów w stan 0000h. a) b)

5 FFFFh FFFFh Zewn2trzna Pami2= Programu 1000h 0FFFh FFh 80h 7Fh 00h Dost2pne tylko przez adresowanie po7rednie Dost2pne przez adresowanie po7rednie i bezpo7rednie Dost2pne przez adresowanie bezpo7rednie (SFR) Zewn2trzna Pami2= Danych Wewn2trzna Pami2= Programu 23h 1Bh 13h 0Bh 03h 00h Lokalizacja przerwa? Zewn2trzna Pami2= Programu /RD /WR /PSEN Rys. 1.2 Mapy pamici mikrokontrolera 8051 a) pamici danych, b) pamici programu Blok rejestrów specjalnych Blok rejestrów specjalnych (SFR) znajduje si w obszarze pamici danych mikrokontrolera o adresach (80h F0h). Obszar rejestrów SFR mikrokontrolera '51 jest wykorzystywany dwojako z jednej strony umieszczone s& w nim wszystkie (za wyj&tkiem licznika rozkazów i czterech banków rejestrów R0 R7) rejestry steruj&ce prac& mikrokontrolera lub wykorzystywane bezpo'rednio przy wykonywaniu programu; z drugiej za' strony rejestry SFR stanowi& rodzaj interfejsu pomidzy mikroprocesorem a ukadami peryferyjnymi umieszczonymi wewn&trz mikrokontrolera. Wszystkie operacje sterowania wewntrznymi ukadami peryferyjnymi oraz przesyania danych midzy nimi a CPU, odbywaj& si wa'nie za po'rednictwem rejestrów SFR. Dostp do ka+dego z tych rejestrów mo+liwy jest wy&cznie w trybie adresowania rejestrowego.

6 PORT 0 we/wy P0.0 - P0.7 adres A0 - A7 PORT 2 we/wy P2.0 - P2.7 adres A8 - A15 B ACC PSW TH2 TL2 RCAP2H RCAP2L T2CON IP P3 IE P2 SBUF SCON PCON P1 TH1 TH0 TL1 TL0 TMOD TCON DPH DPTR DPL SP P0 S F R RAM JEDNOSTKA ARYTMETYCZNO - LOGICZNA ROM EPROM ADRES BUFOR LICZNIK ROZKAZOW PORT 3 we/wy P3.0 - P3.7 funkcje alternatywne PORT 1 we/wy P1.0 - P1.7 UKLADY KONTROLNE I TAKTUJCE OSCYLATOR PSEN ALE EA RST

7 Tab. 1.2 Adresy rejestrów specjalnych i ich funkcje Rejestr Adres Funkcja P0 80h Port wej'cia wyj'cia 0 SP 81h WskaGnik stosu DPL 82h Rejestr indeksowy DPTR (mniej znacz&cy bajt) DPH 83h Rejestr indeksowy DPTR (bardziej znacz&cy bajt) PCON 87h Rejestr steruj&cy stanami u'pienia TCON 88h Rejestr steruj&cy ukadów czasowych 0 i 1 TMOD 89h Rejestr trybu pracy ukadów czasowych 0 i 1 TL0 8Ah Rejestr danych ukadu czasowego 0 (mniej znacz&cy bajt) TL1 8Bh Rejestr danych ukadu czasowego 1 (mniej znacz&cy bajt) TH0 8Ch Rejestr danych ukadu czasowego 0 (bardziej znacz&cy bajt) TH1 8Dh Rejestr danych ukadu czasowego 1 (bardziej znacz&cy bajt) P1 90h Port wej'cia wyj'cia 1 SCON 98h Rejestr steruj&cy ukadu transmisji szeregowej SBUF 99h Rejestr danych ukadu transmisji szeregowej P2 A0h Port wej'cia wyj'cia 2 IE A8h Rejestr maski przerwa# P3 B0h Port wej'cia wyj'cia 3 IP B8h Rejestr priorytetów przerwa# PSW D0h Sowo stanu procesora ACC E0h Akumulator B F0h Rejestr ogólnego przeznaczenia

8 1.1.5 Porty wej0cia wyj0cia Linie wej'cia wyj'cia mikrokontrolera 8051 pogrupowane s& w cztery 8-bitowe porty: P0, P1, P2 i P3. Wszystkie linie portów P0 P3 pracuj&ce jako standardowe linie wej'cia wyj'cia s& niezale+ne pod wzgldem kierunku przesyania informacji. Rejestry P0 P3 zo+one z przerzutników poszczególnych linii wchodz& w skad rejestrów specjalnych, przy czym mo+liwe jest adresowanie ich poszczególnych bitów, co umo+liwia bezpo'rednie sterowanie pojedynczymi liniami wej'cia wyj'cia Port P0 Ukad P0 oprócz funkcji wej'cia wyj'cia peni rol szyny danych multipleksowanej z mniej znacz&c& cz'ci& szyny adresowej podczas realizacji dostpu do pamici zewntrznej. Dane z szyny danych odczytywane s& w taki sam sposób jak przy pracy portu jako wej'cie wyj'cie. Wykonanie dostpu do pamici zewntrznej powoduje zapisanie samych jedynek do rejestru P0, niszcz&c tym samym przechowywan& w nim informacj. Z tego powodu korzystanie z pamici zewntrznej wyklucza w zasadzie mo+liwo'$ korzystania z P0 jako wej'cia wyj'cia. Ka+d& lini portu P0 mo+na obci&+y$ o'mioma wej'ciami TTL-LS Port P1 Port P1 jak i porty P2 i P3 posiadaj& wewntrzne, stae warto'ci rezystorów pullup, przez co nazywane s& portami pseudo dwukierunkowymi. Kiedy porty skonfigurowane s& jako wej'cia, rezystory pullup staj& si Gródem pr&dowym dla przy&czonego obci&+enia. Wszystkie zatrzaski portów po resecie ustawiane s& w stan 1. Gdy do zatrzasku portu zostanie zapisana warto'$ 0, zatrzask ten nale+y ponownie ustawi$ w stan 1 by port móg nadal pracowa$ jako wej'cie. Linie ukadu P1 nie peni& +adnych dodatkowych funkcji. Mo+na je obci&+a$ czterema wej'ciami TTL-LS.

9 Port P2 Zasada dziaania linii portu P2 jest taka sama jak portu P1, pod warunkiem, +e nie s& wykorzystywane dodatkowe funkcje tego ukadu (stan niski na linii sterowanie). Podczas dostpu do pamici zewntrznej, port P2 peni rol bardziej znacz&cej cz'ci szyny adresowej (A8-A15). W przypadku realizacji dostpu do zewntrznej pamici danych przy u+yciu rejestrów indeksowych R0 i R1 mikroprocesor ustawia tylko modsze osiem bitów adresu, a stan portu P2 nie zmienia si. Linie portu P2 mo+na obci&+a$ czterema wej'ciami TTL-LS Port P3 W porcie P3 wszystkie linie peni& dodatkowe funkcje, jednak w podstawowym trybie pracy jako wej'cie wyj'cie dziaanie portu P3 nie ró+ni si w niczym od dziaania portów P1 i P2. Ponadto port P3 peni funkcj wej'$ dla ukadów czasowo licznikowych (P3.4 - /T0 i P3.5 - /T1), dla ukadów przerwa# (P3.2 - /INT0 i P3.3 - /INT1), wyj'ciami steruj&cymi zapisem i odczytem zewntrznej pamici danych (P3.6 - /WR i P3.7 - /RD), jak i wej'cie wyj'cie ukadu transmisji szeregowej (P3.0 - /RXD i P3.1 - /TXD).

10 W zale+no'ci od tego czy realizowana funkcja dodatkowa jest wyj'ciem (TXD, /RD, /WR), czy wej'ciem (pozostae oprócz RXD) lub peni obie funkcje (RXD), ró+na jest struktura linii portu. Linie portu P3 mo+na obci&+a$ czterema wej'ciami TTL-LS. Tranzystor symbolizuj&cy stopie# wyj'ciowy linii portów jest w rzeczywisto'ci bardziej skomplikowan& struktur&, której schemat przedstawia rysunek. Zapis do przerzutnika nastpuje w ostatniej fazie cyklu maszynowego, a wpisana warto'$ pojawia si na wyj'ciu linii portu w pierwszej fazie nastpnego cyklu maszynowego - wyj'ciowy bufor linii portu sprawdza stan przerzutnika tylko podczas pierwszej fazy ka+dego cyklu zegarowego, a wykryty stan utrzymuje przez czas trwania drugiej fazy. Zmiana zawarto'ci przerzutnika ze stanu niskiego na wysoki powoduje w&czenie tranzystora T1, który pozostaje aktywny przez dwa cykle zegarowe. Tranzystor ten ma du+& wydajno'$ pr&dow&, spenia rol rezystora podci&gaj&cego o maej warto'ci rezystancji, a jego w&czenie ma na celu przyspieszenie przej'cia ze stanu logicznego 0 do Uk3ad transmisji szeregowej P&cze szeregowe mikrokontrolera 8051 umo+liwia prowadzenie synchronicznej lub asynchronicznej transmisji danych. Transmisja asynchroniczna jest transmisj& full-duplex, natomiast synchroniczna jest transmisj& half-duplex. Ukad odbiornika posiada bufor odbiorczy, co pozwala na realizacj procesu odbierania kolejnej danej przed pobraniem przez mikroprocesor danej ju+

11 odebranej. Jest to jednak bufor jednobajtowy, wic nie odczytanie danej przez mikroprocesor przed ko#cem kolejnej transmisji powoduje utrat odebranego wcze'niej bajtu. Podczas realizacji transmisji asynchronicznej nadawane dane wysyane s& lini& TXD, za' odbierane przez lini RXD. Podczas transmisji synchronicznej dane s& odbierane i nadawane po linii RXD, a na lini TXD wysyany jest sygna taktuj&cy. Do konfiguracji pracy ukadu transmisji szeregowej su+y rejestr specjalny SCON 98h. Ukad mo+e pracowa$ w czterech trybach: - tryb 0 charakteryzuje si transmisj& synchroniczn&, sta& prdko'ci& transmisji równ& 1 12 f XTAL, 8 bitów danych przesyanych jest po linii RXD pocz&wszy od najmniej znacz&cego bitu, a lini& TXD wysyane s& sygnay taktuj&ce; - tryb 1 charakteryzuje si transmisj& asynchroniczn& z pynnie regulowan& prdko'ci& przesyu danych, pierwszym bitem jest bit startu 0, 8 bitów danych i bit stopu 1 ; - tryb 2 transmisja asynchroniczna, dwie prdko'ci przesyu danych zale+ne od czstotliwo'ci zegara taktuj&cego, przesyany pierwszy bit startu 0, 9 bitów danych i bit stopu 1 ; - tryb 3 podobnie jak w trybie pierwszym, z t& ró+nic&, +e zamiast o'miu przesyanych jest dziewi$ bitów danych. 1 wpis do SBUF D T S Q TB8 magistrala wewnetrzna SBUF detektor zera SBUF odczyt SBUF wpis do SBUF B3 P(3.0) o 1 wpis do SBUF D T S Q TB8 magistrala wewnetrzna SBUF detektor zera odczyt SBUF SBUF RB8 B3 wpis do SBUF TXD B2 o P(3.1) rejestr przesuwny odbiornika B2 zegar P(1.3) B1 o o rejestr przesuwny odbiornika detektor bitów RXD o P(3.0) START TAKT TI STOP NADAWANIE KONTROLER NADAJNIKA TAKT ODBIÓR STOP (OFEH) START KONTROLER ODBIORNIKA RI REN o RI START 0 TAKT STOP DANE KONTROLER NADAJNIKA TX (takt) TI NADAWANIE TAKT RI 1FF x9 START KONTROLER ODBIORNIKA RX (takt) fosc / 12 przerwanie od RS :16 przerwanie od RS : 16 TTAKT RTAKT Schemat ukadu portu szeregowego pracuj&cego w trybie 0 Schemat ukadu portu szeregowego pracuj&cego w trybie 1

12 1.1.7 Uk3ad przerwa5 Mikrokontroler 8051 jest wyposa+ony w priorytetowy, dwupoziomowy ukad przerwa#. Ukad przerwa# jest specjalizowan& struktur& logiczn&, której zadaniem jest monitorowanie stanu wskagników przerwa# i zgaszanie faktu ustawienia okre'lonego wskagnika do ukadu sterowania. W mikrokontrolerze 8051 przerwanie mo+e zosta$ wywoane przez jedno z piciu wskagników. Cztery ze wskagników umieszczone s& w rejestrze TCON 88h. Pi&tym Gródem przerwania jest ukadu transmisji szeregowej. Przerwanie to jest zgaszane przez ustawienie dowolnego z bitów RI 98h lub TI 99h rejestru SCON 98h. E A - blokow anie w szystkich przerw a#. E A = 0 + adne przerw anie nie m o + e by$ przyj te. EA = 1 ka+ de przerw anie m o+ e by$ przyj te pod w arunkiem, + e odpow iadaj& cy m u znacznik jest w stanie 1. X - zarezerwowane X - zarezerw ow ane. E T 2 - b lo k o w a n ie ( E T 2 = 0 ) lu b odblokow anie (E T 2 = 1) przerw ania generow anego przez licznik 2. E S - blokow anie (E S = 0) lub odblokow anie (E S = 1 ) p rzerw ania generow anego przez port szeregow y. E T 1 - b lo k o w a n ie ( E T 1 = 0 ) lu b odblokow anie (E T 1 = 1) przerw ania G enerow anego przez licznik 1. E X 1 - b lo k o w a n ie ( E X 1 = 0 ) lu b odblokow anie (E X 1 = 1) przerw ania zew n trznego z w ej' cia IN T 1. E T 0 - b lo k o w a n ie ( E T 0 = 0 ) lu b odblokow anie (E T 0 = 1) przerw ania generow anego przez licznik 0. EX 0 - blokow anie (EX 0 = 0) lub odblokow anie (EX 0 = 1) przerw ania zew n trznego z w ej' cia IN T 0. PT2 - licznik 2 PS - port szeregowy PT1 - licznik 1 PX1 - przerwanie zewntrzne z wej'cia INT1 PT0 - licznik 0 PX0 - przerwanie zewntrzne z wej'cia INT0 IE EA X ET2 ES ET1 EX1 ET0 EX0 adres 0A8H IP X X PT2 PS PT1 PX1 PT0 PX0 adres 0B8H W przypadku przerwa# zewntrznych i od ukadów czasowych, wskagniki przerwania s& sprztowo zerowane po przyjciu zgoszenia przerwania (za wyj&tkiem sytuacji, gdy przerwanie zewntrzne jest zgaszane niskim poziomem). WskaGniki przerwania z ukadu transmisji szeregowej musz& by$ zerowane programowo przez procedur obsugi przerwania, gdy+ sprztowe zerowanie uniemo+liwioby okre'lenie, który ze wskagników (RI czy TI) przerwanie wywoa. Do uaktywniania poszczególnych przerwa# i okre'lania ich priorytetów przeznaczone s& rejestry steruj&ce IE A8h i IP B8h. Podczas realizacji procedury obsugi przerwania poziomu 0 mo+e nast&pi$ jej przerwanie przez procedur obsugi przerwania o poziomie 1 - nie mo+e jednak

13 wyst&pi$ sytuacja odwrotna. Nie mo+e równie+ wyst&pi$ wzajemne przerywanie procedur obsugi przerwa# z tego samego poziomu. Dodatkowo podczas realizacji programu mo+e wyst&pi$ jednoczesne zgoszenie dwóch lub wicej przerwa# o tym samym poziomie. Powoduje to wybranie do wykonania przez ukad przerwa# obsugi przerwania o najwy+szym priorytecie wedug kolejno'ci: /INT0 (priorytet najwy+szy), TF0, /INT1, TF1, RI+TI (priorytet najni+szy). Przyjcie przerwania powoduje sprztow& generacje rozkazu LCALL z adresem procedury obsugi przerwania, wa'ciwym dla ka+dego przerwania. Przyjcie przerwania jest mo+liwe jednak tylko wtedy, gdy obecnie nie jest wykonywane przerwanie o równym lub wy+szym priorytecie, trwa aktualne wykonywanie jakiego' rozkazu (ukad obsugi przerwania musi poczeka$ do zako#czenia wykonywania tego rozkazu) lub je+eli jest wykonywany adres powrotu z procedury obsugi przerwania RETI, rozkaz dostpu do rejestrów IE i IP, lub jakikolwiek rozkaz po nich wykonywany.

14 PRIORYTET PRZERWAN PRIORYTET INT0 (P3.2) 0 1 IE0 E X KOLEJNOSCI O BSLUGI PRZERWANIA najwyzszy IT0 P X0 ET0 0 licznik 0 TF0 1 PX0 EX1 0 INT1 0 IE 1 (P3.3) 1 1 IT1 PX1 ET1 0 licznik 1 TF1 1 PT1 R1 ES port 0 szeregowy T1 1 PS licznik 1 TF2 ET2 T2EX 0 (P1.1) EXF2 1 najnizszy EXEN2 EAL PT2

15 1.2 MIKROKONTROLER 80C552 Oprócz standardowych zasobów kontrolera 8051, ukad 80C552 zawiera w sobie dodatkowe elementy takie jak: interfejs I 2 C, dodatkowe 128 bajtów pamici danych, dwa dodatkowe porty wej'cia wyj'cia, 10 bitowy przetwornik A/C posiadaj&cy 8 wej'$ analogowych, dwa przetworniki C/A. Schemat blokowy budowy wewntrznej mikrokontrolera 80C552 zosta przedstawiony na rys AD0-7 /WR ALE XTAL2 A8-15 /RD /PSEN /EA XTAL1 P0 P1 P2 P3 JCDRO 80C51 BEZ PAMIDCI ROM I RAM /INT0 /INT1 T0 T1 TXD RXD AVREF AVDD AVSS STADC ADC0-7 SDA SCL P5 P4 ADC PORT SZEREGOWY I 2 C 8 BITOWE PORTY I/O P4 I P5 WEWNDTRZNA 8 BITOWA SZYNA PAMIDF PROGRAMU 8k x 8 PAMIDF DANYCH 256k x 8 PODWÓJNY PWM /PWM0 /PWM1 Rys. 1.3 Schemat blokowy mikrokontrolera 80C Pami() danych i pami() programu Mikrokontroler 80C552 oprócz wszystkich wa'ciwo'ci pamici 8051 posiada dodatkowe 128 bajtów wewntrznej pamici danych umieszczone pod adresami (80H- 0FFH). Jak wida$,

16 niektóre adresy pokrywaj& si z adresami rejestrów specjalnych SFR, jednak uniknito konfliktu okre'laj&c sposób dostpu do tego obszaru pamici. Podobnie jak w mikrokontrolerze 8051 blok rejestrów specjalnych SFR mo+e by$ adresowany jedynie bezpo'rednio, natomiast dodatkowe 128 bajtów pamici mikrokontrolera 80C552 mo+e by$ adresowane jedynie indeksowo przy u+yciu rejestrów R0 i R1 (sposób dostpu do pamici danych o adresach poni+ej 128 jest taki sam jak w 8051). Na podstawie sposobu adresowania mikrokontroler jest w stanie stwierdzi$, czy dane odwoanie tyczy si bloku rejestrów specjalnych, czy dodatkowej pamici danych. Podstawow& cech& ró+ni&c& mikrokontroler 80C552 od 8051 jest to, +e posiada on nie 4kB, a 8kB wewntrznej pamici programu. Zasada wspópracy z pamici& wewntrzn& i zewntrzn& nie ulega zmianie w stosunku do W zwi&zku z rozbudowanymi zasobami mikrokontrolera 80C552 zwikszeniu uleg obszar pamici przeznaczony na procedury obsugi przerwania Rejestry specjalne Blok rejestrów specjalnych mikrokontrolera 80C552 jest bardziej rozbudowany w stosunku do ukadu Wi&+e si to z konieczno'ci& sterowania wiksz& liczb& ukadów peryferyjnych mikrokontrolera 80C552. Zajmuje on blok pamici danych o adresach (80h 0FFh). Oprócz rejestrów SFR swojego poprzednika, blok rejestrów specjalnych ukadu '552 zawiera tak+e nowe pozycje. Podobnie jak w ukadzie 8051, tak+e tutaj mo+liwe jest wykonywanie operacji na pojedynczych bitach rejestrów o adresach podzielnych przez 8. Adresy poszczególnych bitów wyznacza si identycznie jak dla ukadu Nazwa Adres PeJniona funkcja S0CON 152 (98H) Zamiast SCON (funkcja bez zmian) S0BUF 153 (99H) Zamiast SBUF (funkcja bez zmian) IEN0 168 (0A8H) Rejestr maski przerwa# (zamiast IE) CML0 169 (0A9H) Modszy bajt 16-bitowego rejestru porównuj&cego CM0 CML1 170 (0AAH) Modszy bajt 16-bitowego rejestru porównuj&cego CM1 CML2 171 (0ABH) Modszy bajt 16-bitowego rejestru porównuj&cego CM2 CTL0 172 (0ACH) Modszy bajt 16-bitowego rejestru przechwytuj&cego CT0 CTL1 173 (0ADH) Modszy bajt 16-bitowego rejestru przechwytuj&cego CT1 CTL2 174 (0AEH) Modszy bajt 16-bitowego rejestru przechwytuj&cego CT2 CTL3 175 (0AFH) Modszy bajt 16-bitowego rejestru przechwytuj&cego CT3 IP0 184 (0B8H) Podstawowy rejestr priorytetów przerwa# (zamiast IP) P4 192 (0C0H) Port we/wy 4

17 P5 196 (0C1H) Port we/wy 5 ADCON 197 (0C2H) Rejestr steruj&cy przetwornika A/C ADCH 198 (0C3H) Rejestr wynikowy przetwornika A/C TM2IR 200 (0C8H) Rejestr wskagników przerwa# ukadu CCU CMH0 201 (0C9H) Starszy bajt 16-bitowego rejestru porównuj&cego CM0 CMH1 202 (0CAH) Starszy bajt 16-bitowego rejestru porównuj&cego CM1 CMH2 203 (0CBH) Starszy bajt 16-bitowego rejestru porównuj&cego CM2 CTH0 204 (0CDH) Starszy bajt 16-bitowego rejestru przechwytuj&cego CT0 CTH1 205 (0CDH) Starszy bajt 16-bitowego rejestru przechwytuj&cego CT1 CTH2 206 (0CEH) Starszy bajt 16-bitowego rejestru przechwytuj&cego CT2 CTH3 207 (0CFH) Starszy bajt 16-bitowego rejestru przechwytuj&cego CT3 S1CON 216 (0D8H) Rejestr steruj&cy interfejsu I 2 C S1STA 217 (0D9H) Rejestr stanu interfejsu I 2 C S1DAT 218 (0DAH) Rejestr danych interfejsu I 2 C S1ADR 219 (0DBH) Rejestr adresowy interfejsu I 2 C IEN1 232 (0E8H) Rejestr maski przerwa# dodatkowych TM2CON 234 (0EAH) Rejestr steruj&cy trybem pracy ukadu CCU CTCON 235 (0EBH) Rejestr steruj&cy prac& ukadu CCU w trybie przechwytywania TML2 236 (0ECH) Modszy bajt licznika T2 ukadu CCU TMH2 237 (0EDH) Starszy bajt licznika T2 ukadu CCU STE 238 (0EEH) Rejestr steruj&cy prac& ukadu CCU w trybie porównywania RTE 239 (0EFH) Rejestr steruj&cy prac& ukadu CCU w trybie porównywania IP1 248 (0F8H) Rejestr priorytetów dodatkowych przerwa# zewntrznych PWM0 252 (0FCH) Rejestr wypenienia impulsów na wyj'ciu PWM0 PWM1 253 (0FDH) Rejestr wypenienia impulsów na wyj'ciu PWM1 PWMP 254 (0FEH) Rejestr czstotliwo'ci pracy wyj'$ PWM T3 255 (0FFH) Rejestr licznika czuwaj&cego Rejestry SFR charakterystyczne dla ukadu 80C552. SFR Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 IEN0 IP0 P4 TM2IR EA P T2OV 207 EAD 174 PAD 190 P CMI2 206 ES1 173 PS1 189 P CMI1 205 ES0 172 PS0 188 P CMI0 204 ET1 171 PT1 187 P CTI3 203 EX1 170 PX1 186 P CTI2 202 ET0 169 PT0 185 P CTI1 201 EX0 168 PX0 184 P CTI0 200

18 S1CON CR2 223 ENS1 222 STA 221 STO 220 SI 219 AA 218 CR1 217 CR0 216 IEN1 ET2 239 ECM2 238 ECM1 237 ECM0 236 ECT3 235 ECT2 234 ECT1 233 ECT0 232 IP1 PT2 255 PCM2 254 PCM1 253 PCM0 252 PCT3 251 PCT2 250 PCT1 249 PCT0 248 Rejestry SFR charakterystyczne dla 80C552 adresowalne bitowo. Nazwy i adresy poszczególnych bitów Uk3ady transmisji szeregowej Mikrokontroler 80C552 posiada ukad transmisji szeregowej identyczny jak w mikrokontrolerze Zmienione zostay tylko oznaczenia rejestrów steruj&cych: zamiast SBUF ukad '552 posiada rejestr S0BUF 99h, natomiast zamiast SCON posiada S0CON 98h, ale funkcje obu rejestrów pozostaj& bez zmian. Zmiana nazw rejestrów zwi&zana jest z obecno'ci& w ukadzie '552 drugiego ukadu transmisji szeregowej. Ukad ten jest ukadem wyspecjalizowanym tylko do obsugi transmisji zachodz&cej w standardzie I 2 C Cechy interfejsu I 2 C Magistrala tego interfejsu skada si z dwóch dwukierunkowych linii: pierwszej dla sygnau danych - SDA (Serial Data Adress) oraz drugiej dla sygnau zegarowego - SCL (Serial Clock Line). Magistrala umo+liwia przesyanie danych pomidzy dwoma dowolnymi urz&dzeniami zgodnie ze zdefiniowanym protokoem : - inicjalizacja transmisji danych mo+e nast&pi$ tylko gdy magistrala nie jest zajta; - podczas transmisji danych, sygna na linii SDA musi by$ stabilny, gdy stan linii SCL jest wysoki, zmiany na SDA podczas wysokiego stanu na SCL s& interpretowane jako sygnay steruj&ce (start transmisji danych, stop transmisji danych, dane wa+ne). Ka+da transmisja inicjowana jest poprzez wyst&pienie warunku start i ko#czona poprzez wyst&pienie warunku stop. Ilo'$ bitów transmitowanych pomidzy warunkami nie jest limitowana. Ka+de z urz&dze# rozpoznawane jest przez unikalny adres przesyany na pocz&tku transmisji. Osiem bitów reprezentuje adres urz&dzenia slave, natomiast najmniej znacz&cy bit (LSB) okre'la kierunek transmisji. Wszystkie urz&dzenia po wykryciu warunku start porównuj& odebrany adres ze swoim adresem sprztowym i je+eli jest on zgodny adresuj& si jako odbiornik lub nadajnik. Urz&dzenia maj& oprócz funkcji nadajników i odbiorników przypisane statusy typu master i slave. MASTER to

19 urz&dzenie, które inicjuje i prowadzi transmisj danych generuj&c sygnay zegarowe. SLAVE to dowolne poprawnie zaadresowane urz&dzenie. Mo+liwe s& trzy formaty transmisji : - master nadawca, slave odbiorca; - master odbiorca, slave nadawca; - ze zmian& kierunku transmisji. W trzecim formacie przed ka+d& zmian& kierunku transmisji musi by$ generowany sygna start, adres urz&dzenia slave oraz nowa warto'$ bitu kierunku. Interfejs dopuszcza mo+liwo'$ przy&czenia do magistrali kilku urz&dze# o statusie master. Aby unikn&$ kolizji (obecno'$ kilku urz&dze# steruj&cych sygnaami na magistrali) w systemie I 2 C problem ten rozwi&zano stosuj&c arbitra+. Arbitra+ oparty na zasadzie kontroli zgodno'ci stanu linii SDA z warto'ci& logiczn& bitu wyprowadzonego przez dane urz&dzenie. Odczyty stanu linii SDA odbywaj& si w 'ci'le okre'lonych momentach wyznaczonych sygnaem zegarowym. Je+eli dwa lub wicej urz&dze# stara si wysa$ jednocze'nie dane na magistral, to pierwsze które wy'le jedynk, utraci kontrol nad &czem. Przedstawione rozwi&zanie preferuje urz&dzenie, które w trakcie arbitra+u wysya najni+sz& warto'$ binarn&. Sygna zegarowy na magistrali generowany jest zawsze przez urz&dzenie master, nawet gdy urz&dzenie to odbiera dane. Jedynym przypadkiem gdy inne urz&dzenia ingeruj& w przebieg sygnau zegarowego jest proces arbitra+u oraz przypadek, gdy wolne urz&dzenie odbiorcze chce obni+y$ szybko'$ transmisji wymuszaj&c niski poziom na linii SCL. Standardowa szybko'$ transmisji wynosi 100kbps adresuj&c do 128 urz&dze#. Mo+liwa jest równie+ praca w trybie szybkim, z szybko'ci& 400kbps i zaadresowanie 1024 urz&dze#. Liczba ukadów do&czonych do magistrali zale+y jedynie od dopuszczalnej pojemno'ci magistrali 400pF Interfejs I 2 C mikrokontrolera 80C552 Interfejs I 2 C mikrokontrolera 80C552 mo+e pracowa$ zarówno w trybie urz&dzenia nadrzdnego jak i podrzdnego, gwarantuj&c prac z szybko'ci& transmisji do 100kbod. Do sterowania interfejsem su+& nastpuj&ce rejestry: S1CON D8h rejestr steruj&cy, S1STA D9h rejestr stanu, S1DAT DAh rejestr danych, S1ADR DBh rejestr adresowy. Tab. 1.3 Rejestry steruj&ce i statusowe interfejsu I 2 C Rejestr Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 S1CON CR2 ENS1 STA STO SI AA CR1 CR0

20 S1STA SC4 SC3 SC2 SC1 SC S1ADR SA7 SA6 SA5 SA4 SA3 SA2 SA1 GC S1CON: ENS1 bit zezwalaj&cy na prac interfejsu STA bit sygnau pocz&tku transmisji STO bit sygnau ko#ca transmisji SI wskagnik przerwania od interfejsu I 2 C AA bit okre'laj&cy aktywno'$ interfejsu CR2, CR1, CR0 bity ustalaj&ce czstotliwo'$ sygnau taktuj&cego wysyanego lini& SCL przy pracy interfejsu w trybie urz&dzenia nadrzdnego. S1STA: SC4, SC3, SC2, SC1, SC0 bity kodu stanu interfejsu S1ADR: SA7, SA6, SA5, SA4, SA3, SA2, SA1 7 bitowy adres wasny urz&dzenia pracuj&cego w trybie slave GC bit zezwolenia na rozpoznawanie adresu wywoania ogólnego Rejestr S1DAT zawiera informacj przeznaczon& do przekazania na szyn. Podczas wyprowadzania informacji z tego rejestru, na miejsce poszczególnych bitów jest wpisywany aktualny stan linii. W wyniku tego po przesaniu zawarto'ci rejestru na jej miejscu pojawia si informacja, która rzeczywi'cie pojawia si na szynie. Po wykonaniu ka+dej operacji (wysanie lub odebranie informacji lub sygnaów steruj&cych) modyfikowana jest zawarto'$ rejestru S1STA. Poni+sze tabele zawieraj& opis poszczególnych stanów. Tab. 1.4 Kody stanu w trybie nadawania jako urz&dzenie nadrzdne Kod stanu 08h 10h 18h 20h 28h 30h Stan interfejsu i szyny Wysano sygna START Wysano powtórny sygna pocz&tku transmisji (START zamiast STOP) Wysano adres urz&dzenia i bit nadawania, i odebrano potwierdzenie Wysano adres urz&dzenia i bit nadawania, i odebrano brak potwierdzenia Wysano bajt danych i odebrano potwierdzenie Wysano bajt danych i nie odebrano potwierdzenia

MIKROPROCESORY architektura i programowanie

MIKROPROCESORY architektura i programowanie Systematyczny przegląd. (CISC) SFR umieszczane są w wewnętrznej pamięci danych (80H 0FFH). Adresowanie wyłącznie bezpośrednie. Rejestry o adresach podzielnych przez 8 są też dostępne bitowo. Adres n-tego

Bardziej szczegółowo

wiczenie 5 Woltomierz jednokanaowy

wiczenie 5 Woltomierz jednokanaowy wiczenie 5 Woltomierz jednokanaowy IMiO PW, LPTM, wiczenie 5, Woltomierz jednokanaowy -2- Celem wiczenia jest zapoznanie si# z programow% obsug% prostego przetwornika analogowo-cyfrowego na przykadzie

Bardziej szczegółowo

Interfejsy transmisji szeregowej: RS-232, RS-485, I2C, SPI, CAN

Interfejsy transmisji szeregowej: RS-232, RS-485, I2C, SPI, CAN Interfejsy transmisji szeregowej: RS-232, RS-485, I2C, SPI, CAN Wyrónia si dwa podstawowe rodzaje transmisji szeregowej: asynchroniczna i synchroniczna. Dane przesyłane asynchronicznie nie s zwizane z

Bardziej szczegółowo

Pytka PicBoard2. Pytka prototypowa wspópracuje z programatorami JuPic, PicLoad, ICD, ICD2. http://ajpic.zonk.pl/ Opis pytki

Pytka PicBoard2. Pytka prototypowa wspópracuje z programatorami JuPic, PicLoad, ICD, ICD2. http://ajpic.zonk.pl/ Opis pytki Pytka PicBoard2 Pytka prototypowa wspópracuje z programatorami JuPic, PicLoad, ICD, ICD2 http://ajpic.zonk.pl/ Opis pytki Pytka prototypowa PicBoard2 zostaa zaprojektowana do wspópracy z procesorami 16F873(A),

Bardziej szczegółowo

Mikrokontroler Intel 8051. dr inż. Wiesław Madej

Mikrokontroler Intel 8051. dr inż. Wiesław Madej Mikrokontroler Intel 8051 dr inż. Wiesław Madej Mikrokontroler Intel 8051 Wprowadzony na rynek w 1980 roku Następca rodziny 8048 Intel zakooczył produkcję w marcu 2006 Obecnie produkowany przez różne firmy

Bardziej szczegółowo

Informacje ogólne o układzie 8051.

Informacje ogólne o układzie 8051. Informacje ogólne o układzie 8051. Układ 8051 jest jednoukładowym mikrokontrolerem 8-bitowym. Mikrokontroler jest umieszczony w 40-nóŜkowej obudowie typu DIL. Poszczególne końcówki układu mają następujące

Bardziej szczegółowo

Systemy wbudowane Mikrokontrolery

Systemy wbudowane Mikrokontrolery Systemy wbudowane Mikrokontrolery Budowa i cechy mikrokontrolerów Architektura mikrokontrolerów rodziny AVR 1 Czym jest mikrokontroler? Mikrokontroler jest systemem komputerowym implementowanym w pojedynczym

Bardziej szczegółowo

Ćwiczenie 9 Częstościomierz oparty na µc 8051(8052)

Ćwiczenie 9 Częstościomierz oparty na µc 8051(8052) Laboratorium Techniki Mikroprocesorowej Informatyka studia dzienne Ćwiczenie 9 Częstościomierz oparty na µc 8051(8052) Cel ćwiczenia Celem ćwiczenia jest zapoznanie się z możliwościami zastosowania mikrokontrolerów

Bardziej szczegółowo

Rys1. Schemat blokowy uk adu. Napi cie wyj ciowe czujnika [mv]

Rys1. Schemat blokowy uk adu. Napi cie wyj ciowe czujnika [mv] Wstp Po zapoznaniu si z wynikami bada czujnika piezoelektrycznego, ramach projektu zaprojektowano i zasymulowano nastpujce ukady: - ródo prdowe stabilizowane o wydajnoci prdowej ma (do zasilania czujnika);

Bardziej szczegółowo

Start Bity Bit Stop 1 Bit 0 1 2 3 4 5 6 7 Par. 1 2. Rys. 1

Start Bity Bit Stop 1 Bit 0 1 2 3 4 5 6 7 Par. 1 2. Rys. 1 Temat: Obsługa portu komunikacji szeregowej RS232 w systemie STRC51. Ćwiczenie 2. (sd) 1.Wprowadzenie do komunikacji szeregowej RS232 Systemy bazujące na procesorach C51 mogą komunikować się za pomocą

Bardziej szczegółowo

Laboratorium elektryczne. Falowniki i przekształtniki - I (E 14)

Laboratorium elektryczne. Falowniki i przekształtniki - I (E 14) POLITECHNIKA LSKA WYDZIAŁINYNIERII RODOWISKA I ENERGETYKI INSTYTUT MASZYN I URZDZE ENERGETYCZNYCH Laboratorium elektryczne Falowniki i przekształtniki - I (E 14) Opracował: mgr in. Janusz MDRYCH Zatwierdził:

Bardziej szczegółowo

Ćw. 5. Obsługa portu szeregowego UART w mikrokontrolerach 8051.

Ćw. 5. Obsługa portu szeregowego UART w mikrokontrolerach 8051. Ćw 5 Obsługa portu szeregowego UART w mikrokontrolerach 8051 Opracowanie: mgr inż Michał Lankosz 1 Wprowadzenie Celem ćwiczenia jest poznanie działania układu transmisji szeregowej UART 2 Niezbędne wiadomości

Bardziej szczegółowo

Jumo dtron 04.1 Jumo dtron 08.1 Regulatory mikroprocesorowe Wykonanie obudowy wg DIN 43 700

Jumo dtron 04.1 Jumo dtron 08.1 Regulatory mikroprocesorowe Wykonanie obudowy wg DIN 43 700 Jumo dtron 04.1 Jumo dtron 08.1 Regulatory mikroprocesorowe Wykonanie obudowy wg DIN 43 700 Charakterystyka urz!dzenia Regulatory mikroprocesorowe serii dtron 04.1 i 08.1 o panelach przednich 96mm x 96mm,

Bardziej szczegółowo

Opis funkcjonalny i architektura. Modu³ sterownika mikroprocesorowego KM535

Opis funkcjonalny i architektura. Modu³ sterownika mikroprocesorowego KM535 Opis funkcjonalny i architektura Modu³ sterownika mikroprocesorowego KM535 Modu³ KM535 jest uniwersalnym systemem mikroprocesorowym do pracy we wszelkiego rodzaju systemach steruj¹cych. Zastosowanie modu³u

Bardziej szczegółowo

Przerwania w architekturze mikrokontrolera X51

Przerwania w architekturze mikrokontrolera X51 Przerwania w architekturze mikrokontrolera X51 (przykład przerwanie zegarowe) Ryszard J. Barczyński, 2009 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały dydaktyczne do użytku

Bardziej szczegółowo

2. PORTY WEJŚCIA/WYJŚCIA (I/O)

2. PORTY WEJŚCIA/WYJŚCIA (I/O) 2. PORTY WEJŚCIA/WYJŚCIA (I/O) 2.1 WPROWADZENIE Porty I/O mogą pracować w kilku trybach: - przesyłanie cyfrowych danych wejściowych i wyjściowych a także dla wybrane wyprowadzenia: - generacja przerwania

Bardziej szczegółowo

Zagadnienia zaliczeniowe z przedmiotu Układy i systemy mikroprocesorowe elektronika i telekomunikacja, stacjonarne zawodowe

Zagadnienia zaliczeniowe z przedmiotu Układy i systemy mikroprocesorowe elektronika i telekomunikacja, stacjonarne zawodowe Zagadnienia zaliczeniowe z przedmiotu Układy i systemy mikroprocesorowe elektronika i telekomunikacja, stacjonarne zawodowe System mikroprocesorowy 1. Przedstaw schemat blokowy systemu mikroprocesorowego.

Bardziej szczegółowo

Wstęp...9. 1. Architektura... 13

Wstęp...9. 1. Architektura... 13 Spis treści 3 Wstęp...9 1. Architektura... 13 1.1. Schemat blokowy...14 1.2. Pamięć programu...15 1.3. Cykl maszynowy...16 1.4. Licznik rozkazów...17 1.5. Stos...18 1.6. Modyfikowanie i odtwarzanie zawartości

Bardziej szczegółowo

MIKROKOMPUTERY JEDNOUKŁADOWE RODZINY MCS - 51

MIKROKOMPUTERY JEDNOUKŁADOWE RODZINY MCS - 51 INSTYTUT AUTOMATYKI POLITECHNIKI ŁÓDZKIEJ HENRYK MROCZEK MIKROKOMPUTERY JEDNOUKŁADOWE RODZINY MCS - 51 ŁÓDŹ 1995 Spis treści 1.Charakterystyka ogólna 3 2.Opis budowy i działania 7 2.1 Architektura 7 2.2

Bardziej szczegółowo

Spis treci. Dzie 1. I Omówienie sprztu serii S7-300/400 (wersja 0904) II Instalacja urzdze S7 (wersja 0807) Kurs Diagnostyka Zaawansowana S7

Spis treci. Dzie 1. I Omówienie sprztu serii S7-300/400 (wersja 0904) II Instalacja urzdze S7 (wersja 0807) Kurs Diagnostyka Zaawansowana S7 Spis treci Dzie 1 I Omówienie sprztu serii S7-300/400 (wersja 0904) I-3 Sterowniki programowalne - podział I-4 Elementy systemu sterownika S7-300 I-5 S7-300 Jednostki centralne CPU I-6 S7-300 Jednostki

Bardziej szczegółowo

4 Transmisja szeregowa na przykładzie komunikacji dwukierunkowej z komputerem PC, obsługa wyświetlacza LCD.

4 Transmisja szeregowa na przykładzie komunikacji dwukierunkowej z komputerem PC, obsługa wyświetlacza LCD. 13 4 Transmisja szeregowa na przykładzie komunikacji dwukierunkowej z komputerem PC, obsługa wyświetlacza LCD. Zagadnienia do przygotowania: - budowa i działanie interfejsu szeregowego UART, - tryby pracy,

Bardziej szczegółowo

Mikrokontroler AVR ATmega32 - wykład 9

Mikrokontroler AVR ATmega32 - wykład 9 SWB - Mikrokontroler AVR ATmega32 - wykład 9 asz 1 Mikrokontroler AVR ATmega32 - wykład 9 Adam Szmigielski aszmigie@pjwstk.edu.pl SWB - Mikrokontroler AVR ATmega32 - wykład 9 asz 2 CechyµC ATmega32 1.

Bardziej szczegółowo

Klonowanie MAC adresu oraz TTL

Klonowanie MAC adresu oraz TTL 1. Co to jest MAC adres? Klonowanie MAC adresu oraz TTL Adres MAC (Media Access Control) to unikalny adres (numer seryjny) kadego urzdzenia sieciowego (jak np. karta sieciowa). Kady MAC adres ma długo

Bardziej szczegółowo

A&Q PYTANIA I ODPOWIEDZI Z MIKROKONTROLERÓW

A&Q PYTANIA I ODPOWIEDZI Z MIKROKONTROLERÓW A&Q PYTANIA I ODPOWIEDZI Z MIKROKONTROLERÓW KŁ ZSP4 2012 Czym jest mikrokontroler? Mikrokontrolery są układami sekwencyjnymi, synchronicznymi, tzn. wszystkie operacje wykonywane przez układy procesora

Bardziej szczegółowo

Planowanie adresacji IP dla przedsibiorstwa.

Planowanie adresacji IP dla przedsibiorstwa. Planowanie adresacji IP dla przedsibiorstwa. Wstp Przy podejciu do planowania adresacji IP moemy spotka si z 2 głównymi przypadkami: planowanie za pomoc adresów sieci prywatnej przypadek, w którym jeeli

Bardziej szczegółowo

Dyskretyzacja sygnałów cigłych.

Dyskretyzacja sygnałów cigłych. POLITECHNIKA LSKA WYDZIAŁ INYNIERII RODOWISKA I ENERGETYKI INSTYTUT MASZYN I URZDZE ENERGETYCZNYCH LABORATORIUM METROLOGII Dyskretyzacja sygnałów cigłych. (M 15) www.imiue.polsl.pl/~wwwzmiape Opracował:

Bardziej szczegółowo

ARKUSZ EGZAMINACYJNY ETAP PRAKTYCZNY EGZAMINU POTWIERDZAJ CEGO KWALIFIKACJE ZAWODOWE CZERWIEC 2014

ARKUSZ EGZAMINACYJNY ETAP PRAKTYCZNY EGZAMINU POTWIERDZAJ CEGO KWALIFIKACJE ZAWODOWE CZERWIEC 2014 Zawód: technik elektronik Symbol cyfrowy zawodu: 311[07] Numer zadania: 1 Arkusz zawiera informacje prawnie chronione do momentu rozpoczcia egzaminu 311[07]-01-142 Czas trwania egzaminu: 240 minut ARKUSZ

Bardziej szczegółowo

Ćwiczenie 2 Transmisja a szeregowa µc 8051(8052) - PC

Ćwiczenie 2 Transmisja a szeregowa µc 8051(8052) - PC Laboratorium Techniki Mikroprocesorowej Informatyka studia dzienne Ćwiczenie 2 Transmisja a szeregowa µc 8051(8052) - PC Cel ćwiczenia Celem ćwiczenia jest zapoznanie się z budową i programowaniem implementacji

Bardziej szczegółowo

Technika mikroprocesorowa I Studia niestacjonarne rok II Wykład 3

Technika mikroprocesorowa I Studia niestacjonarne rok II Wykład 3 Technika mikroprocesorowa I Studia niestacjonarne rok II Wykład 3 System mikroprocesorowy z układem Z80 System mikroprocesorowy z procesorem Z80 może zaadresować maksymalnie 64 k-bajty pamięci programu

Bardziej szczegółowo

Wykład 2. Interfejsy I 2 C, OneWire, I 2 S

Wykład 2. Interfejsy I 2 C, OneWire, I 2 S Wykład 2 Interfejsy I 2 C, OneWire, I 2 S Interfejs I 2 C I 2 C Inter-Integrated Circuit Cechy: - szeregowa, dwukierunkowa magistrala służąca do przesyłania danych w urządzeniach elektronicznych - opracowana

Bardziej szczegółowo

Kurs EXPERT S5-115U. Spis treci. Dzie 1. I Sterowniki SIMATIC S5 - konfiguracja sprztowa PLC 115U (wersja 0604)

Kurs EXPERT S5-115U. Spis treci. Dzie 1. I Sterowniki SIMATIC S5 - konfiguracja sprztowa PLC 115U (wersja 0604) Spis treci Dzie 1 I Sterowniki SIMATIC S5 - konfiguracja sprztowa PLC 115U (wersja 0604) I-3 Rodziny sterowników SIEMENS SIMATIC S5 I-4 Jednostki centralne PLC 115U: CPU 941/942/943/944/945 I-5 CPU 941-945

Bardziej szczegółowo

Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja. do ćwiczeń laboratoryjnych z przedmiotu: SYSTEMY CYFROWE 1.

Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja. do ćwiczeń laboratoryjnych z przedmiotu: SYSTEMY CYFROWE 1. Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: SYSTEMY CYFROWE 1 PAMIĘCI SZEREGOWE EEPROM Ćwiczenie 3 Opracował: dr inŝ.

Bardziej szczegółowo

Eugeniusz ZIÓŁKOWSKI 1 Wydział Odlewnictwa AGH, Kraków

Eugeniusz ZIÓŁKOWSKI 1 Wydział Odlewnictwa AGH, Kraków Eugeniusz ZIÓŁKOWSKI 1 Wydział Odlewnictwa AGH, Kraków 1. Wprowadzenie. Szczegółowa analiza poboru mocy przez badan maszyn czy urzdzenie odlewnicze, zarówno w aspekcie technologicznym jak i ekonomicznym,

Bardziej szczegółowo

FIRMA INNOWACYJNO-WDRO ENIOWA 33-100 Tarnów ul. Krzyska 15 tel: 608465631 tel/faks: 0146210029, 0146360117 mail: elbit@resnet.pl www.elbit.resnet.

FIRMA INNOWACYJNO-WDRO ENIOWA 33-100 Tarnów ul. Krzyska 15 tel: 608465631 tel/faks: 0146210029, 0146360117 mail: elbit@resnet.pl www.elbit.resnet. FIRMA INNOWACYJNO-WDRO ENIOWA CIO1 elementów przeciw przepi:ciowych chroni;cych go od przepi diod? LED sygnalizuj@ca podanie

Bardziej szczegółowo

Obsługa kart pamięci Flash za pomocą mikrokontrolerów, część 1

Obsługa kart pamięci Flash za pomocą mikrokontrolerów, część 1 Obsługa kart pamięci Flash za pomocą mikrokontrolerów, część 1 Wraz ze wzrostem zapotrzebowania na tanie i pojemne noúniki danych niezawieraj¹cych elementûw ruchomych, kilka firm specjalizuj¹cych sií w

Bardziej szczegółowo

ĆWICZENIE 5. TEMAT: OBSŁUGA PORTU SZEREGOWEGO W PAKIECIE KEILuVISON WYSYŁANIE PORTEM SZEREGOWYM

ĆWICZENIE 5. TEMAT: OBSŁUGA PORTU SZEREGOWEGO W PAKIECIE KEILuVISON WYSYŁANIE PORTEM SZEREGOWYM ĆWICZENIE 5 TEMAT: OBSŁUGA PORTU SZEREGOWEGO W PAKIECIE KEILuVISON WYSYŁANIE PORTEM SZEREGOWYM Wiadomości wstępne: Port szeregowy może pracować w czterech trybach. Tryby różnią się między sobą liczbą bitów

Bardziej szczegółowo

PC 3 PC^ TIMER IN RESET PC5 TIMER OUT. c 3. L 5 c.* Cl* 10/H CE RO WR ALE ADO AD1 AD2 AD3 AD4 A05 A06 LTJ CO H 17 AD7 U C-"

PC 3 PC^ TIMER IN RESET PC5 TIMER OUT. c 3. L 5 c.* Cl* 10/H CE RO WR ALE ADO AD1 AD2 AD3 AD4 A05 A06 LTJ CO H 17 AD7 U C- PC 3 PC^ TIMER IN RESET PC5 TIMER OUT 10/H CE RO WR ALE ADO AD1 AD2 AD3 AD4 A05 A06 AD7 U ss c 3 L 5 c.* Cl* S 9 10 11 12 13 U 15 H 17 Cu C-" ln LTJ CO 2.12. Wielofunkcyjne układy współpracujące z mikroprocesorem

Bardziej szczegółowo

INSTRUKCJA OBSŁUGI Wersja 1.1. Konwerter RS-232 na RS-485 / RS-422

INSTRUKCJA OBSŁUGI Wersja 1.1. Konwerter RS-232 na RS-485 / RS-422 INSTRUKCJA OBSŁUGI Wersja 1.1 Konwerter RS-232 na RS-485 / RS-422 Spis treci 1. Opis ogólny... 3 2. Rozmieszczenie wyprowadze... 4 3. Instalacja konwertera... 4 4. Przyłczenie magistrali RS-485... 4 5.

Bardziej szczegółowo

Politechnika Białostocka Wydział Elektryczny

Politechnika Białostocka Wydział Elektryczny Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: SYSTEMY CYFROWE 1 SZEREGOWE PRZETWORNIKI A/C - C/A Ćwiczenie 5 Opracował:

Bardziej szczegółowo

FORTECA DF - terminal kasowy

FORTECA DF - terminal kasowy FORTECA DF - terminal kasowy 1. WSTP FortecaTerminal jest programem wspomagajcym gówny modu handlowy Forteca w zakresie obsugi drukarek fiskalnych. Program wspópracuje z drukarkami POSNET, Duo, Optimus

Bardziej szczegółowo

Temat: Obsługa portu komunikacji szeregowej RS232 w systemie STRC51. Ćwiczenie 2. (sd)

Temat: Obsługa portu komunikacji szeregowej RS232 w systemie STRC51. Ćwiczenie 2. (sd) 1.Wprowadzenie do komunikacji szeregowej RS232 Systemy bazujące na procesorach C51 mogą komunikować się za pomocą standardu RS232 np.: z komputerem PC. Rysunek 1. pokazuje format wymiany danych w fizycznej

Bardziej szczegółowo

Laboratorium mikroinformatyki. Szeregowe magistrale synchroniczne.

Laboratorium mikroinformatyki. Szeregowe magistrale synchroniczne. Laboratorium mikroinformatyki. Szeregowe magistrale synchroniczne. Transmisja szeregowa charakteryzująca się niewielką ilością linii transmisyjnych może okazać się użyteczna nawet w wypadku zastosowania

Bardziej szczegółowo

Multipro GbE. Testy RFC2544. Wszystko na jednej platformie

Multipro GbE. Testy RFC2544. Wszystko na jednej platformie Multipro GbE Testy RFC2544 Wszystko na jednej platformie Interlab Sp z o.o, ul.kosiarzy 37 paw.20, 02-953 Warszawa tel: (022) 840-81-70; fax: 022 651 83 71; mail: interlab@interlab.pl www.interlab.pl Wprowadzenie

Bardziej szczegółowo

Metody obsługi zdarzeń

Metody obsługi zdarzeń SWB - Przerwania, polling, timery - wykład 10 asz 1 Metody obsługi zdarzeń Przerwanie (ang. Interrupt) - zmiana sterowania, niezależnie od aktualnie wykonywanego programu, spowodowana pojawieniem się sygnału

Bardziej szczegółowo

ĆWICZENIE. TEMAT: OBSŁUGA PRZETWORNIKA A/C W ukontrolerze 80C535 KEILuVISON

ĆWICZENIE. TEMAT: OBSŁUGA PRZETWORNIKA A/C W ukontrolerze 80C535 KEILuVISON ĆWICZENIE TEMAT: OBSŁUGA PRZETWORNIKA A/C W ukontrolerze 80C535 KEILuVISON Wiadomości wstępne: Wszystkie sygnały analogowe, które mają być przetwarzane w systemach mikroprocesorowych są próbkowane, kwantowane

Bardziej szczegółowo

Współpraca procesora ColdFire z urządzeniami peryferyjnymi

Współpraca procesora ColdFire z urządzeniami peryferyjnymi Współpraca procesora ColdFire z urządzeniami peryferyjnymi 1 Współpraca procesora z urządzeniami peryferyjnymi Interfejsy dostępne w procesorach rodziny ColdFire: Interfejs równoległy, Interfejsy szeregowe:

Bardziej szczegółowo

PRZETWORNIK ADC w mikrokontrolerach Atmega16-32

PRZETWORNIK ADC w mikrokontrolerach Atmega16-32 Zachodniopomorski Uniwersytet Technologiczny WYDZIAŁ ELEKTRYCZNY Katedra Inżynierii Systemów, Sygnałów i Elektroniki LABORATORIUM TECHNIKA MIKROPROCESOROWA PRZETWORNIK ADC w mikrokontrolerach Atmega16-32

Bardziej szczegółowo

Magistrale systemowe: Magistrala PCI

Magistrale systemowe: Magistrala PCI Systemy komputerowe Magistrale systemowe: Magistrala PCI Magistrala jest - - do jednego lub kilku miejsc przeznaczenia.! $ $ magistrali. Natomiast % & $( Sposób wykorzystania - linii magistrali danych

Bardziej szczegółowo

Struktura i działanie jednostki centralnej

Struktura i działanie jednostki centralnej Struktura i działanie jednostki centralnej ALU Jednostka sterująca Rejestry Zadania procesora: Pobieranie rozkazów; Interpretowanie rozkazów; Pobieranie danych Przetwarzanie danych Zapisywanie danych magistrala

Bardziej szczegółowo

Cechy: - zaawansowana architektura AVR - 131 instrukcji wikszo jednocyklowych - 32 x 8-bit rejestry ogólnego przeznaczenia - moliwo pracy statycznej

Cechy: - zaawansowana architektura AVR - 131 instrukcji wikszo jednocyklowych - 32 x 8-bit rejestry ogólnego przeznaczenia - moliwo pracy statycznej Cechy: - zaawansowana architektura AVR - 131 instrukcji wikszo jednocyklowych - 32 x 8-bit rejestry ogólnego przeznaczenia - moliwo pracy statycznej (0 Hz) - do 16 MIPS przy 16 MHZ - wbudowany 2-cyklowy

Bardziej szczegółowo

Rys1 Rys 2 1. metoda analityczna. Rys 3 Oznaczamy prdy i spadki napi jak na powyszym rysunku. Moemy zapisa: (dla wzłów A i B)

Rys1 Rys 2 1. metoda analityczna. Rys 3 Oznaczamy prdy i spadki napi jak na powyszym rysunku. Moemy zapisa: (dla wzłów A i B) Zadanie Obliczy warto prdu I oraz napicie U na rezystancji nieliniowej R(I), której charakterystyka napiciowo-prdowa jest wyraona wzorem a) U=0.5I. Dane: E=0V R =Ω R =Ω Rys Rys. metoda analityczna Rys

Bardziej szczegółowo

AKADEMIA GÓRNICZO HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE WYDZIAŁ ELEKTROTECHNIKI, AUTOMATYKI, INFORMATYKI I ELEKTRONIKI

AKADEMIA GÓRNICZO HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE WYDZIAŁ ELEKTROTECHNIKI, AUTOMATYKI, INFORMATYKI I ELEKTRONIKI AKADEMIA GÓRNICZO HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE WYDZIAŁ ELEKTROTECHNIKI, AUTOMATYKI, INFORMATYKI I ELEKTRONIKI KATEDRA AUTOMATYKI NAPĘDU I URZĄDZEŃ PRZEMYSŁOWYCH MIKROPROCESOROWE METODY STEROWANIA

Bardziej szczegółowo

16. Szeregowy interfejs SPI

16. Szeregowy interfejs SPI 16. Szeregowy interfejs SPI Szeregowy interfejs SPI (Serial Peripherial Interface) służy do dwukierunkowej (full-duplex), synchronicznej transmisji danych pomiędzy mikrokontrolerem, a zewnętrznymi układami

Bardziej szczegółowo

NV-DVR5108(S)/DVD ABV Technology Security Systems

NV-DVR5108(S)/DVD ABV Technology Security Systems CCTV Monitoring > Rejestratory > rejestratory cyfrowe > Model : - Producent : - Charakterystyka Rejestratory cyfrowe pracuj?ce w trybie quadrupleks: r wnoczesny zapis, podgl?d na?ywo, odtwarzanie nagra?

Bardziej szczegółowo

Kurs Elektroniki. Część 5 - Mikrokontrolery. www.knr.meil.pw.edu.pl 1/26

Kurs Elektroniki. Część 5 - Mikrokontrolery. www.knr.meil.pw.edu.pl 1/26 Kurs Elektroniki Część 5 - Mikrokontrolery. www.knr.meil.pw.edu.pl 1/26 Mikrokontroler - autonomiczny i użyteczny system mikroprocesorowy, który do swego działania wymaga minimalnej liczby elementów dodatkowych.

Bardziej szczegółowo

Ateus - Helios. System domofonowy

Ateus - Helios. System domofonowy Ateus - Helios System domofonowy Klawiatura telefoniczna: Uywajc klawiatury mona wybra dowolny numer abonenta. Helios moe pracowa z wybieraniem DTMF lub impulsowym. Ograniczenia na dostp do sieci publicznej

Bardziej szczegółowo

Przegld nowych urzdze Instabus EIB pokazanych na targach L&B 2006 we Frankfurcie. Merten Polska Sp. z o.o. Rozwizania dla Inteligentnych budynków

Przegld nowych urzdze Instabus EIB pokazanych na targach L&B 2006 we Frankfurcie. Merten Polska Sp. z o.o. Rozwizania dla Inteligentnych budynków Przegld nowych urzdze Instabus EIB pokazanych na targach L&B 2006 we Frankfurcie 1 Przegld: Elementy EIB udoskonalone, nowoci Stacja pogodowa, Sterownik IC1, Wejcia / Wyjcia analogowe Nowoci: Przyciski,

Bardziej szczegółowo

This is a very early and incomplete version.

This is a very early and incomplete version. This is a very early and incomplete version. Wstp Video Board XE (VBXE) jest urzdzeniem bdcym rozwiniciem układu GTIA komputerów ATARI XL/XE. Dubluje on funkcje układu GTIA dekodujc niezalenie dane przesyłane

Bardziej szczegółowo

Pamięci EEPROM w systemach mikroprocesorowych, część 2

Pamięci EEPROM w systemach mikroprocesorowych, część 2 Pamięci EEPROM w systemach mikroprocesorowych, część 2 Tym artyku³em koòczymy prezentacjí sposobûw programowania szeregowych pamiíci EEPROM. Poniewaø najwiíksz¹ popularnoúci¹ ciesz¹ sií wúrûd uøytkownikûw

Bardziej szczegółowo

Systemy taryfikacji rozmów dla elektronicznych central telefonicznych. Produkcja urzdze elektronicznych do przetwarzania informacji.

Systemy taryfikacji rozmów dla elektronicznych central telefonicznych. Produkcja urzdze elektronicznych do przetwarzania informacji. Systemy taryfikacji rozmów dla elektronicznych central telefonicznych. Produkcja urzdze elektronicznych do przetwarzania informacji. Producent: MikEL s.c., skr. poczt. 28, 44-217 Rybnik, tel (32)422-21-08,

Bardziej szczegółowo

Instrukcja uytkownika

Instrukcja uytkownika JTAGcable II AVR firmy Atmel. REV 1.0 Emulator w systemie mikrokontrolerów Instrukcja uytkownika Evalu ation Board s for 51, AVR, ST, PIC microcontrollers Sta- rter Kits Embedded Web Serve rs Prototyping

Bardziej szczegółowo

SIEMENS GIGASET REPEATER

SIEMENS GIGASET REPEATER SIEMENS GIGASET REPEATER Wane wskazówki Wane wskazówki Wskazówki bezpieczestwa Gigaset repeater nie jest urzdzeniem wodoodpornym, nie naley wic umieszcza go w wilgotnych pomieszczeniach. Tylko dostarczony

Bardziej szczegółowo

Programowanie niskopoziomowe

Programowanie niskopoziomowe Programowanie niskopoziomowe ASSEMBLER Teodora Dimitrova-Grekow http://aragorn.pb.bialystok.pl/~teodora/ Program ogólny Rok akademicki 2011/12 Systemy liczbowe, budowa komputera, procesory X86, organizacja

Bardziej szczegółowo

4. MATERIA NAUCZANIA. 4.1. Uk ady regulacji i sterowania. 4.1.1. Materia nauczania

4. MATERIA NAUCZANIA. 4.1. Uk ady regulacji i sterowania. 4.1.1. Materia nauczania 4. MATERIA NAUCZANIA 4.1. Ukady regulacji i sterowania 4.1.1. Materia nauczania Ukady regulacji i sterowania realizuj zadania zwizane z uruchomieniem, oddziaywaniem, kontrol i zakoczeniem pracy urzdze

Bardziej szczegółowo

Mikroprocesorowy regulator temperatury RTSZ-2 Oprogramowanie wersja 1.1. Instrukcja obsługi

Mikroprocesorowy regulator temperatury RTSZ-2 Oprogramowanie wersja 1.1. Instrukcja obsługi Mikroprocesorowy regulator temperatury RTSZ-2 Oprogramowanie wersja 1.1 Instrukcja obsługi Parametry techniczne mikroprocesorowego regulatora temperatury RTSZ-2 Cyfrowy pomiar temperatury w zakresie od

Bardziej szczegółowo

zdefiniowanie kilku grup dyskusyjnych, z których chcemy odbiera informacje, dodawanie, usuwanie lub edycj wczeniej zdefiniowanych grup dyskusyjnych,

zdefiniowanie kilku grup dyskusyjnych, z których chcemy odbiera informacje, dodawanie, usuwanie lub edycj wczeniej zdefiniowanych grup dyskusyjnych, Wstp W nowoczesnym wiecie coraz istotniejsz rol odgrywa informacja i łatwy dostp do niej. Nie dziwi wic fakt, i nowoczesne telefony komórkowe to nie tylko urzdzenia do prowadzenia rozmów telefonicznych,

Bardziej szczegółowo

obsług dowolnego typu formularzy (np. formularzy ankietowych), pobieranie wzorców formularzy z serwera centralnego,

obsług dowolnego typu formularzy (np. formularzy ankietowych), pobieranie wzorców formularzy z serwera centralnego, Wstp GeForms to program przeznaczony na telefony komórkowe (tzw. midlet) z obsług Javy (J2ME) umoliwiajcy wprowadzanie danych według rónorodnych wzorców. Wzory formularzy s pobierane z serwera centralnego

Bardziej szczegółowo

Programowanie mikrokontrolera 8051

Programowanie mikrokontrolera 8051 Programowanie mikrokontrolera 8051 Podane poniżej informacje mogą pomóc w nauce programowania mikrokontrolerów z rodziny 8051. Opisane są tu pewne specyficzne cechy tych procesorów a także podane przykłady

Bardziej szczegółowo

Spis procedur i programów

Spis procedur i programów Spis procedur i programów Przykład 1.1. Szablon programu.................................... 10 Przykład 2.1. Dodawanie liczby jednobajtowej do trzybajtowej....................15 Przykład 2.2. Dodawanie

Bardziej szczegółowo

Sterownik programowalny LOGO

Sterownik programowalny LOGO Sterownik programowalny LOGO LOGO! to uniwersalny sterownik logiczny opracowany przez firm Siemens. LOGO! łczy w sobie nastpujce elementy i funkcje: elementy sterowania, panel sterowniczy i podwietlany

Bardziej szczegółowo

AUTOMATYCZNE I ZDALNE STEROWANIE STACJ UZDATNIANIA WODY

AUTOMATYCZNE I ZDALNE STEROWANIE STACJ UZDATNIANIA WODY AUTOMATECH AUTOMATYCZNE I ZDALNE STEROWANIE STACJ UZDATNIANIA WODY W roku 2006 Gmina Kampinos dokonała modernizacji swojej stacji uzdatniania wody (SUW). Obok zmian typu budowlanego (nowe zbiorniki wody,

Bardziej szczegółowo

Systemy mikroprocesorowe. Literatura podręcznikowa. Przedmioty związane. Przykłady systemów wbudowanych. Pojęcie systemu wbudowanego embedded system

Systemy mikroprocesorowe. Literatura podręcznikowa. Przedmioty związane. Przykłady systemów wbudowanych. Pojęcie systemu wbudowanego embedded system Systemy mikroprocesorowe dr inŝ. Stefan Brock pok. 627, hala 22B/3 (PP) Stefan.Brock@put.poznan.pl Stefan.Brock@gmail.com rozliczenie dwa kolokwia w trakcie wykładu dr inŝ. Stefan Brock 2008/2009 1 Literatura

Bardziej szczegółowo

Program SMS4 Monitor

Program SMS4 Monitor Program SMS4 Monitor INSTRUKCJA OBSŁUGI Wersja 1.0 Spis treci 1. Opis ogólny... 2 2. Instalacja i wymagania programu... 2 3. Ustawienia programu... 2 4. Opis wskaników w oknie aplikacji... 3 5. Opcje uruchomienia

Bardziej szczegółowo

Podstawy Projektowania Przyrządów Wirtualnych. Wykład 9. Wprowadzenie do standardu magistrali VMEbus. mgr inż. Paweł Kogut

Podstawy Projektowania Przyrządów Wirtualnych. Wykład 9. Wprowadzenie do standardu magistrali VMEbus. mgr inż. Paweł Kogut Podstawy Projektowania Przyrządów Wirtualnych Wykład 9 Wprowadzenie do standardu magistrali VMEbus mgr inż. Paweł Kogut VMEbus VMEbus (Versa Module Eurocard bus) jest to standard magistrali komputerowej

Bardziej szczegółowo

Opis układów wykorzystanych w aplikacji

Opis układów wykorzystanych w aplikacji Opis układów wykorzystanych w aplikacji Układ 74LS164 jest rejestrem przesuwnym służącym do zamiany informacji szeregowej na równoległą. Układ, którego symbol logiczny pokazuje rysunek 1, posiada dwa wejścia

Bardziej szczegółowo

Programowanie mikrokontrolerów. 15 stycznia 2008

Programowanie mikrokontrolerów. 15 stycznia 2008 Programowanie mikrokontrolerów Marcin Engel Marcin Peczarski 15 stycznia 2008 RS232 Jeden z najstarszych interfejsów szeregowych Pierwotne przeznaczenie to łączenie terminali znakowych z komputerem, często

Bardziej szczegółowo

Komunikacja z urzadzeniami zewnętrznymi

Komunikacja z urzadzeniami zewnętrznymi Komunikacja z urzadzeniami zewnętrznymi Porty Łacza równoległe Łacza szeregowe Wymiana informacji - procesor, pamięć oraz urzadzenia wejścia-wyjścia Większość mikrokontrolerów (Intel, AVR, PIC) używa jednego

Bardziej szczegółowo

ARKUSZ EGZAMINACYJNY ETAP PRAKTYCZNY EGZAMINU POTWIERDZAJ CEGO KWALIFIKACJE ZAWODOWE STYCZEŃ 2012

ARKUSZ EGZAMINACYJNY ETAP PRAKTYCZNY EGZAMINU POTWIERDZAJ CEGO KWALIFIKACJE ZAWODOWE STYCZEŃ 2012 Zawód: technik elektronik Symbol cyfrowy zawodu: 311[07] Numer zadania: 1 Arkusz zawiera informacje prawnie chronione do momentu rozpoczcia egzaminu 311[07]-01-121 Czas trwania egzaminu: 240 minut ARKUSZ

Bardziej szczegółowo

24CH DMX DIMMER CONSOLE

24CH DMX DIMMER CONSOLE 24CH DMX DIMMER CONSOLE WPROWADZENIE: Gratulujemy nabycia nowej konsoli DMX. Konsola posiada system sterowany mikroprocesorami i jest w pełni kompatybilna ze standardami: DMX-512 i MIDI. Konsola wyposaona

Bardziej szczegółowo

Architektura komputerów. Asembler procesorów rodziny x86

Architektura komputerów. Asembler procesorów rodziny x86 Architektura komputerów Asembler procesorów rodziny x86 Architektura komputerów Asembler procesorów rodziny x86 Rozkazy mikroprocesora Rozkazy mikroprocesora 8086 można podzielić na siedem funkcjonalnych

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Wykład 12 Jan Kazimirski 1 Magistrale systemowe 2 Magistrale Magistrala medium łączące dwa lub więcej urządzeń Sygnał przesyłany magistralą może być odbierany przez wiele urządzeń

Bardziej szczegółowo

LEKCJA TEMAT: Zasada działania komputera.

LEKCJA TEMAT: Zasada działania komputera. LEKCJA TEMAT: Zasada działania komputera. 1. Ogólna budowa komputera Rys. Ogólna budowa komputera. 2. Komputer składa się z czterech głównych składników: procesor (jednostka centralna, CPU) steruje działaniem

Bardziej szczegółowo

HC541 8-bitowy bufor jednokierunkowy HC245 8-bitowy bufor dwukierunkowy HC244 dwa 4-bitowe bufory jednokierunkowe

HC541 8-bitowy bufor jednokierunkowy HC245 8-bitowy bufor dwukierunkowy HC244 dwa 4-bitowe bufory jednokierunkowe Bufory (BUFFER) Bufory stosuje się po to by: - zwiększyć obciążalność magistrali - chronić układ wysokiej skali integracji - sterować przepływem danych HC541 8-bitowy bufor jednokierunkowy HC245 8-bitowy

Bardziej szczegółowo

Enkoder magnetyczny AS5040.

Enkoder magnetyczny AS5040. Enkoder magnetyczny AS5040. Edgar Ostrowski Jan Kędzierski www.konar.ict.pwr.wroc.pl Wrocław, 28.01.2007 1 Spis treści 1 Wstęp... 3 2 Opis wyjść... 4 3 Tryby pracy... 4 3.1 Tryb wyjść kwadraturowych...

Bardziej szczegółowo

Historia mikrokontrolerów

Historia mikrokontrolerów Historia mikrokontrolerów Dość złożone w budowie, elementy elektroniczne stosowane są powszechnie w komputerach klasy PC. W nie tak odległej przeszłości wielu użytkowników sędziwego dziś Spektruma, Commodora

Bardziej szczegółowo

SmartDRIVE protokół transmisji szeregowej RS-485

SmartDRIVE protokół transmisji szeregowej RS-485 SmartDRIVE protokół transmisji szeregowej RS-485 Dokumentacja przygotowana przez firmę Gryftec w oparciu o oryginalną dokumentację dostarczoną przez firmę Westline GRYFTEC 1 / 12 1. Przegląd Kontrolery

Bardziej szczegółowo

Twoja instrukcja użytkownika PHILIPS JR32RWDVK http://pl.yourpdfguides.com/dref/1003823

Twoja instrukcja użytkownika PHILIPS JR32RWDVK http://pl.yourpdfguides.com/dref/1003823 Możesz przeczytać rekomendacje w przewodniku, specyfikacji technicznej lub instrukcji instalacji dla PHILIPS JR32RWDVK. Znajdziesz odpowiedź na wszystkie pytania w instrukcji dla PHILIPS JR32RWDVK (informacje,

Bardziej szczegółowo

Lista instrukcji procesora 8051 część 2 Skoki i wywołania podprogramów, operacje na stosie, operacje bitowe

Lista instrukcji procesora 8051 część 2 Skoki i wywołania podprogramów, operacje na stosie, operacje bitowe Lista instrukcji procesora 8051 część 2 Skoki i wywołania podprogramów, operacje na stosie, operacje bitowe Ryszard J. Barczyński, 2009 2013 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego

Bardziej szczegółowo

Kurs Mikrosterowniki S7-200 Podstawy. Spis treci. Dzie 1

Kurs Mikrosterowniki S7-200 Podstawy. Spis treci. Dzie 1 I Czym jest sterownik (wersja 0810) Spis treci Dzie 1 I-3 Układ sterujcy w układzie automatyki I-4 Porównanie sposobów realizacji automatów sterujcych I-5 Konstrukcja sterownika z rodziny S7-200 I-6 Rodzina

Bardziej szczegółowo

petla:... ; etykieta określa adres w pamięci kodu (docelowe miejsce skoku) DJNZ R7, petla

petla:... ; etykieta określa adres w pamięci kodu (docelowe miejsce skoku) DJNZ R7, petla Asembler A51 1. Symbole Nazwy symboliczne Symbol jest nazwą, która może być użyta do reprezentowania wartości stałej numerycznej, wyrażenia, ciągu znaków (tekstu), adresu lub nazwy rejestru. Nazwy symboliczne

Bardziej szczegółowo

Lista tematów na kolokwium z wykładu z Techniki Cyfrowej w roku ak. 2013/2014

Lista tematów na kolokwium z wykładu z Techniki Cyfrowej w roku ak. 2013/2014 Lista tematów na kolokwium z wykładu z Techniki Cyfrowej w roku ak. 2013/2014 Temat 1. Algebra Boole a i bramki 1). Podać przykład dowolnego prawa lub tożsamości, które jest spełnione w algebrze Boole

Bardziej szczegółowo

TECHNIKA MIKROPROCESOROWA

TECHNIKA MIKROPROCESOROWA LABORATORIUM TECHNIKA MIKROPROCESOROWA Port transmisji szeregowej USART ATmega Opracował: Tomasz Miłosławski 1. Cel ćwiczenia Celem ćwiczenia jest zapoznanie się ze sposobami komunikacji mikrokontrolera

Bardziej szczegółowo

REMATIC Modu! sterowania DMS3

REMATIC Modu! sterowania DMS3 REMATIC ModusterowaniaDMS3 ModusterowaniasiownikówREMATIC WklasycznychsiownikachelektrycznychREGADAsterowanieodbywasizapomocelektromechanicznychjednostek pooeniowych i momentowych/siowych nadajników pooenia,

Bardziej szczegółowo

KONCENTRATOR DANYCH Z PROTOKO EM MODBUS. Typu PD21. 106 x 94 x 58 mm INSTRUKCJA OBS UGI

KONCENTRATOR DANYCH Z PROTOKO EM MODBUS. Typu PD21. 106 x 94 x 58 mm INSTRUKCJA OBS UGI KONCENTRATOR DANYCH Z PROTOKO EM MODBUS Typu PD21 106 x 94 x 58 mm INSTRUKCJA OBS UGI 1 SPIS TREŒCI 1. ZASTOSOWANIE... 3 2. ZESTAW KONCENTRATORA... 6 3. OPIS KONSTRUKCJI I INSTALOWANIE... 6 4. OPIS FUNKCJI

Bardziej szczegółowo

System Connector Opis wdrożenia systemu

System Connector Opis wdrożenia systemu System Connector Opis wdrożenia systemu Projekt współfinansowany ze środków Unii Europejskiej w ramach Europejskiego Funduszu Społecznego Spistre ci Wymagania z perspektywy Powiatowego Urzdu Pracy... 3

Bardziej szczegółowo

1. Cel ćwiczenia. Celem ćwiczenia jest zestawienie połączenia pomiędzy dwoma sterownikami PLC za pomocą protokołu Modbus RTU.

1. Cel ćwiczenia. Celem ćwiczenia jest zestawienie połączenia pomiędzy dwoma sterownikami PLC za pomocą protokołu Modbus RTU. 1. Cel ćwiczenia Celem ćwiczenia jest zestawienie połączenia pomiędzy dwoma sterownikami PLC za pomocą protokołu Modbus RTU. 2. Porty szeregowe w sterowniku VersaMax Micro Obydwa porty szeregowe sterownika

Bardziej szczegółowo

Opis czytnika TRD-FLAT CLASSIC ver. 1.1. Naścienny czytnik transponderów UNIQUE w płaskiej obudowie

Opis czytnika TRD-FLAT CLASSIC ver. 1.1. Naścienny czytnik transponderów UNIQUE w płaskiej obudowie TRD-FLAT CLASSIC Naścienny czytnik transponderów UNIQUE w płaskiej obudowie Podstawowe cechy : zasilanie od 3V do 6V 4 formaty danych wyjściowych POWER LED w kolorze żółtym czerwono-zielony READY LED sterowany

Bardziej szczegółowo

dokument DOK 02-05-12 wersja 1.0 www.arskam.com

dokument DOK 02-05-12 wersja 1.0 www.arskam.com ARS3-RA v.1.0 mikro kod sterownika 8 Linii I/O ze zdalną transmisją kanałem radiowym lub poprzez port UART. Kod przeznaczony dla sprzętu opartego o projekt referencyjny DOK 01-05-12. Opis programowania

Bardziej szczegółowo

Only for internal use! Interfejs IO-LINK, FDT/DTM, ifm Container

Only for internal use! Interfejs IO-LINK, FDT/DTM, ifm Container Only for internal use! Interfejs IO-LINK, FDT/DTM, ifm Container P.Wienzek / KN1 ifm electronic gmbh updated: 17.01.2007 1/36 Konsorcjum IO-Link FDT/DTM - oprogramowanie do zdalnej parametryzacji FDT (Field

Bardziej szczegółowo

Systemy taryfikacji rozmów dla elektronicznych central telefonicznych. Produkcja urzdze elektronicznych do przetwarzania informacji.

Systemy taryfikacji rozmów dla elektronicznych central telefonicznych. Produkcja urzdze elektronicznych do przetwarzania informacji. Systemy taryfikacji rozmów dla elektronicznych central telefonicznych. Produkcja urzdze elektronicznych do przetwarzania informacji. Producent: MikEL s.c., skr. poczt. 28, 44-217 Rybnik, tel (32)422-21-08,

Bardziej szczegółowo