Podstawy Elektroniki dla Elektrotechniki. Układy przełączające

Transkrypt

1 AGH Kaedra Elekroniki Podsawy Elekroniki dla Elekroechniki Układy przełączające Insrukcja do ćwiczeń symulacyjnych (5a) Insrukcja do ćwiczeń sprzęowych (5b) Ćwiczenie 5a, 5b 2017 r.

2 1. Wsęp. Celem ćwiczenia jes ugrunowanie wiadomości doyczących własności podsawowych układów i paramerów układów przełączających zrealizowanych w oparciu o diodę półprzewodnikową i ranzysor unipolarny NMOS z kanałem wzbogacanym. Zosanie również przedsawiony przykład zasosowania kluczy półprzewodnikowych (konwerer DC/DC). Ćwiczenie składa się z części symulacyjnej przeprowadzonej w programie MULTISIM oraz z części sprzęowej, w czasie kórej nasępuje weryfikacja symulacji. Ćwiczenie obejmuje pomiar czasów przełączania oraz poznanie czynników wpływających na sprawność przełączania. 2. Konspek Przed przysąpieniem do ćwiczenia należy przygoować konspek - wspólny dla części symulacyjnej i sprzęowej zawierający podsawowe wiadomości doyczące pracy diody jako elemenu przełączającego; pracy ranzysora NMOS jako elemenu przełączającego - charakerysyki ranzysora unipolarnego NMOS, sany przejściowe przy szybkim przełączaniu ranzysorów unipolarnych, definicje czasów przełączania, schemay układów, w kórych ranzysory pracują jako klucze. 3. Wprowadzenie Jako przykład zasosowania układów przełączających będzie badany układ konwerera DC/DC (ypu buck układ obniżający napięcie) zbudowanego na bazie ranzysora MOS i diody oraz indukcyjności przedsawiony na rys. 1. Fig. 1 Układ konwerera DC/DC Opis układu W wyniku załączenia ranzysora Q1 nasępuje ładowanie kondensaora C1 oraz zgromadzenie części energii w elemencie indukcyjnym L1. Po wyłączeniu ranzysora Q1 zgromadzona w elemencie indukcyjnym L1 energia jes przekazywana przez diodę D1 do kondensaora C1. Przy współczynniku wypełnienia ½ dla impulsów serujących układ dosarcza na wyjściu napięcie równe połowie napięcia wejściowego, naomias warość prądu wyjściowego będzie dwukronie większa. Ogólnie, warość napięcia wyjściowego jes proporcjonalna do współczynnika wypełnienia impulsów serujących. Warość mocy wyjściowej jes zbliżona do mocy wejściowej, 2

3 pod warunkiem, że nie wysępuje sraa mocy w elemenach przełączających (komuujących) (Q1, D1), a elemen indukcyjny nie wykazuje znacznych sra omowych. W rzeczywisości elemeny przełączające (komuujące) nie są idealne. Posiadają określone rezysancje w sanie załączenia. Ponado procesy załączania i wyłączania elemenów komuujących Q1 i D1 zachodzą sopniowo w określonych odcinkach czasu, co skukuje dodakowymi sraami mocy elekrycznej, ponieważ w przejściowych okresach procesu wyłączania/załączania, na kluczu wysępuje duża warość napięcia i jednocześnie nasępuje przepływ prądu. Dla poprawnego zaprojekowania układu konieczna jes znajomość podsawowych paramerów półprzewodnikowych układów przełączających, umiejęność doboru ich czasów przełączania ze względu na minimalizacje sra energeycznych oraz dobór właściwych paramerów dla sygnałów serujących. 4. Insrukcja do ćwiczeń symulacyjnych 4.1 Badanie czasu przełączania diody Dioda jes najprosszym jednokierunkowym przełącznikiem prądowym. W procesie przełączania nagła zmiana kierunku przepływu prądu przez diodę (e.g. przejście ze sanu przewodzenia do polaryzacji zaporowej) nie powoduje naychmiasowego jej wyłączenia. Dioda przez pewien króki okres znajduje się w sanie przewodzenia, pomimo, że zmieniono kierunek przepływu prądu. Ponado, pomimo przepływu prądu w kierunku rewersyjnym, na diodzie wysępuje napięcie akie jak dla polaryzacji w kierunku przewodzenia. W ym krókim okresie przejściowym dioda ma właściwości akumulaora, dopiero po jej rozładowaniu, czyli odprowadzeniu nośników mniejszościowych z obszaru złącza P-N nasępuje jej przełączenie i przejście do sanu nieprzewodzenia. Ten fak jes źródłem sra energii w procesie przełączania. e G E F 0' 0 i E R i D I D 0 I F 0' 0 RC j RC j 0, 1I R d I R s f E F RC j U I r F F d I I r F R d 0' 0 E R RC j Przy dużej rezysancji doprowadzeń diody r S 0, 9 E R 3

4 Rys. 2 Idealizowane przebiegi procesu przełączania diody d czas opóźniania, s czas magazynowania, f czas opadania prądu diody Czas włączenia diody jes czasem opóźnienia (czas rozładowania pojemności złączowej) i zdefiniowany jes jako: C j pojemność złączowa diody Czas wyłączenia składa się z dwóch faz: RC ln2 0, 69RC - fazy magazynowania określonej czasem: d j j s ln 1 I I F R - fazy opadania prądu diody (czas ładowania pojemności złączowej) określonej czasem: Łączny czas wyłączenia diody wynosi: f 2, 2RC j W programie Mulisum zaprojekuj układ przedsawiony na rys. 3 OFF s f Rys. 3 Układ do pomiaru czasów przełączania diody Rysunek 3 przedsawia prosy układ do esowania diod jako elemenów przełączających. W ćwiczeniu diodą badaną jes dioda D2. Dioda D1 jes diodą zabezpieczającą diodę D2 przed przeserowaniem w kierunku zaporowym. Naomias rys. 4 przedsawia przebiegi napięcia na diodzie D2 (Ud) i prądu przepływającego przez diodę D2 (Id) oraz przebieg serujący (Us). Analizując przebiegi (Ud) i (Id) należy zauważyć, że uż po zmianie kierunku prądu 4

5 przepływającego przez diodę napięcie na wyprowadzeniach diody nie ulega zmianie. Ten króki czas przerzymania dodaniej polaryzacji nazywamy czasem magazynowania. Rys. 4 Rzeczywise przebiegi przełączania diody. Wskuek długiego czasu odprowadzania nośników mniejszościowych z obszaru złącza P-N, dioda pozosaje spolaryzowana w kierunku przewodzenia przez okres 3 jednosek pomimo, że przepływ prądu w kierunku przewodzenia rwa ylko dwie jednoski. W przykładzie celowo zasosowano diodę o długim czasie wyłączania. Zadanie 1. Sosując układ esowy z rys. 3 dokonaj porównania i oceny właściwości przełączających dla diod: 1N4001, BA159, BAT86 (dokonaj pomiaru czasu magazynowania dla każdej diody) i wybierz opymalna diodę pod względem szybkości przełączania. 5

6 4.2. Badanie właściwości przełączających ranzysora NMOS Wyznaczenie warości napięcia progowego U T ranzysora unipolarnego NMOS Isonym paramerem charakeryzującym ranzysor unipolarny jes napięcie progowe U T. Tranzysor zaczyna przewodzić gdy napięcie U GS między źródłem a bramką ranzysora saje się większe od napięcia progowego U T czyli U GS > U T. W celu usalenia warości napięcia progowego U T dla ranzysora IRF540 (NMOS wzbogacony) sosowanego w dalszych symulacjach uwórz obwód elekryczny z rys. 5. Na bramkę ranzysora podaj sygnał rójkąny liniowo narasający o paramerach jak na meryczce generaora. Zaobserwuj na oscyloskopie przebieg napięcia serującego U GS oraz napięcia U DS na drenie ranzysora. Za pomoca Analizy Transien (czas obserwacji 0.1s, ime sep 1e-006), uchwyć momen, w kórym ranzysor ulega załączeniu i odczyaj za pomocą kursora dla jakiej warości U GS o nasępuje. Zauważ, że U GS =U T. Zanouj: U T =... Rys. 5. Układ do wyznaczenia napięcia progowego ranzysora unipolarnego NMOS Idealizowane przebiegi napięcia na drenie w procesie przełączania ranzysora NMOS przedsawia rys. 6. 6

7 e() E F E R u GS () U T i D 90% 10% u DS () 90% 10% (on) d r (off) d f on off Rys 6. Ilusracja do sposobu określenia czasów przełączania ranzysora MOS d(on) czas opóźnienia włączenia klucza, r czas narasania prądu drenu (rise ime), d(off) czas opóźnienia wyłączenia klucza, f czas opadania prądu drenu (fall ime). Faza włączenia ranzysora: d(on) czas opóźnienia włączenia ranzysora (delay ime) czas pomiędzy począkiem impulsu wejściowego, a chwilą gdy napięcie na bramce osiągnie warość napięcia załączania (progowego), r czas narasania (rise ime ) - czas, w kórym napięcie drenu zmaleje od poziomu 90% do poziomu 10% warości max, ON czas włączania ranzysora, ON = d(on) + r, Faza wyłączenia ranzysora: 7

8 d(off) czas opóźnienia wyłączenia ranzysora (delay ime) czas pomiędzy końcem impulsu wejściowego a chwilą gdy napięcie na bramce zmaleje do warości napięcia progowego, f czas opadania (fall ime)- czas, w kórym napięcie na drenie wzrośnie od poziomu 10% do poziomu 90% warości max, OFF - czas wyłączania ranzysora OFF = d(off) + f, Czasy przełączania ranzysora unipolarnego zależą od napięcia progowego U T oraz od poziomów napięć załączających E F i E R. Pełna informacja o czasach przełączania ranzysora wraz z opisującymi je zależnościami jes zawara w wykładzie. W programie Mulisim narysuj układ przełączający z ranzysorem unipolarnym NMOS (rys. 7). Na wejście układu podawany jes sygnał prosokąny o zadanej częsoliwości i różnych poziomach E F i E R ( Tabela 1). W układzie przedsawionym na rys.7 możliwe jes dokonanie pomiaru czasu narasania prądu drenu, czasu opadania prądu drenu, czasu opóźnienia dla procesu załączania ranzysora oraz czasu opóźnienia dla procesu wyłączania ranzysora. Współczesne ranzysory MOS posiadają niskie warości rezysancji w sanie załączenia (e.g. poniżej 50m ), jednakże duże warości pojemności bramka- źródło i pojemności bramka dren urudniają procesy szybkiej komuacji (przełączania). Objawiają się one jako opóźnienia procesu załączania i procesu wyłączania oraz wydłużeniem sanów przejściowych, kóre nieuchronnie skukują sraami energii, ponieważ podczas sanów przejściowych. Przebieg pomiaru: Z generaora podaj sygnał prosokąny o częsoliwości 100 khz i współczynniku wypełnienia (duy cycle) 50% oraz wybranym z abeli 1 górnym poziomem wejściowego napięcia przełączającego E F i dolnym poziomem napięcia przełączającego E R. Poziomy e usala się dobierając nasawy: Ampliuda oraz Offse na generaorze. Obserwuj przebieg wejściowy i wyjściowy w Analizie Transien. Przekładowe usawienie podane jes dla poziomu E F =10V, E R =0V. Zasanów się jak usawić na generaorze pozosałe zadane poziomy sygnału wejściowego za pomocą usawienia ampliudy i zw. offseu. Oszacuj jaki czas obserwacji porzebny jes w analizie Transien, aby móc zobaczyć momen włączania i wyłączania ranzysora. Za pomocą analizy Transien zmierz charakerysyczne czasy dla przełączania ranzysora unipolarnego. Wyniki zanouj w abeli 1. 8

9 Rys. 7. Układ do pomiaru czasów opóźnień i czasu narasania/opadania prądu Dokonaj pomiaru czasu opóźnienia dla procesu załączania ranzysora, czasu narasania prądu drenu ( ), czasu opóźnienia dla procesu wyłączania, czasu opadania prądu drenu. Tabela 1 Czasy przełączania ranzysora NMOS dla różnych poziomów sygnału wejściowego z generaora. Wyniki symulacyjne. Poziomy sygnału wejściowego EF=10V ER=0V EF=10V ER=-5V EF = 5 V ER = 0 V EF=5V ER=-5V Ampliuda Offse 5 V 5V d (on) r d (off) f ON = d (on)+ r OFF = d (off)+ f W sprawozdaniu zamieść wnioski z symulacji i oceń jakie paramery impulsów serujących opymalizują czasy załączania i wyłączania ranzysora. Wybierz akie paramery impulsów serujących, aby warości opóźnień dla procesu załączania i procesu wyłączania ranzysora NMOS były zbliżone. Przykładowe przebiegi czasowe na bramce i drenie w odniesieniu do impulsu serującego przedsawia rys. 8. 9

10 Fig. 8 Zależności czasowe napięcia na bramce i drenie w odniesieniu do impulsu serującego 10

11 5. Zasosowanie układów przełączających 5.1 Badanie układu konwerera DC/DC Zbuduj układ konwerera przedsawiony na rys 9. Dokonaj pomiaru ampliudy ęnień napięcia wyjściowego, pomiaru średniej warości prądu płynącego przez elemen indukcyjny oraz ampliudy pulsacji prądu wyjściowego. Fig. 9 Konwerer napięcia ypu buck, oscylogramy: górny pulsacje napięcia wyjściowego; środkowy : impulsy napięciowe na drenie Q1; dolny: różnicowy pomiar napięcia w celu określenia prądu płynącego przez L1. Uwaga: graniczne warości częsoliwości sygnału serującego i obciążenia muszą być ak dobrane aby zapewnić ciągły przepływ prądu przez elemen indukcyjny. U ęnień = I śrl = I pp = Zadania 1. Wykreśl zależność napięcia na wyjściu konwerera w zależności od współczynnika wypełnienia impulsów serujących (Duy cycle). 11

12 2. Oszacuj sprawność energeyczną (sosunek mocy wyjściowej do mocy wejściowej) procesu ransformacji napięcia (w %). 3. Dokonaj zamiany diody BA159 na diodę BAT86 i powórz p. 2, 4. Zamias diody BA159 zasosuj ranzysor IRF 540 jak na Fig. 10. Ponownie oszacuj sprawność procesu energeyczną ransformacji napięcia. Fig. 10 Konwerer z dwoma serowanymi przełącznikami ranzysorowymi Zasosowanie przełącznika ranzysorowego Q2 zamias diody BA159 umożliwia zwiększenie sprawności energeycznej konwerera, ponieważ dla sanu załączenia spadek napięcia na przełączniku Q2 jes znacznie mniejszy od spadku napięcia na diodzie. Z uwagi na fak, że wysępują opóźnienia w procesie przełączania łączników Q1 i Q2, należy sarannie dobrać warości rezysorów R3 i R4 ak aby, w okresach przejściowych oba ranzysory (Q1, Q2) jednocześnie nie pozosawały w sanie załączenia lub wyłączenia, ponieważ skukuje o obniżeniem sprawności elekrycznej. W sprawozdaniu dokonaj porównawczego zesawienia sprawności energeycznej dla konwererów zawierających: A - diodę BA159, B - diodę BAT86, C - serowany łącznik (IRF 540) Spróbuj dokonać opymalizacji obwodu z Fig. 10 poprzez modyfikację obwodu elekrycznego (zmiana warości rezysorów bazy R3, R4) 12

13 Cześć II 6. Insrukcja do ćwiczeń sprzęowych Z uwagi na niedoskonałości sprzęowe zesawu ELVIS nie realizuje się pomiarów czasu magazynowania diod. 6.1 Badanie procesu przełączania ranzysora unipolarnego Na plaformie Elvis, zmonuj układ przedsawiony na rys. 11. Rys. 11 Układ do pomiaru czasów przełączania ranzysora MOS Do serowania ranzysora zasosuj generaor wirualny. Dobierz częsoliwość sygnału prosokąnego w granicach od 30 khz do 100 khz i współczynniku wypełnienia (duy cycle) 50% oraz wybranym z abeli 1 górnym poziomem wejściowego napięcia przełączającego E F i dolnym poziomem napięcia przełączającego E R. Poziomy e usala się dobierając nasawy: Ampliuda oraz Offse na generaorze. Dołącz źródło napięcia polaryzacji V1 o warości 12V. Podłącz, zgodnie ze schemaem rzeczywisy oscyloskop czerokanałowy (rzeci kanał dołącz do badanego punku za pomocą sondy). W układzie przedsawionym na rys.11 zmierz czasy załączania i wyłączania ranzysora według sposobu przedsawionego na rys. 12 i rys. 13. Obserwuj i skopiuj przebiegi sygnałów na wejściu układu, na bramce i na drenie ranzysora. Czas załączania ranzysora d(on) czas opóźnienia włączenia ranzysora (delay ime) czas pomiędzy począkiem impulsu wejściowego, a chwilą gdy napięcie na bramce osiągnie warość napięcia załączania (progowego), r czas narasania (rise ime) czas, w kórym napięcie drenu zmaleje od poziomu 90% do poziomu 10% warości max, 13

14 ON czas włączania ranzysora ON d ( on) r Rys. 12. Sposób określenia czasu załączania ranzysora MOS - przebiegi: czerwony wejściowy sygnał serujący, niebieski napięcie U GS, zielony napięcie U DS Czas wyłączania ranzysora Rys. 13 Sposób określenia czasu wyłączania ranzysora MOS - przebiegi: czerwony wejściowy sygnał serujący, niebieski napięcie U GS, zielony napięcie U DS d(off) czas opóźnienia wyłączenia ranzysora (delay ime) czas pomiędzy końcem impulsu wejściowego a chwilą gdy napięcie na bramce zmaleje do warości napięcia progowego, f czas opadania (fall ime) czas, w kórym napięcie na drenie wzrośnie od poziomu 10% do poziomu 90% warości max, 14

15 OFF - czas wyłączania ranzysora OFF d ( off ) f Wyniki pomiarów zanouj w abeli 2. Tabela 2 Czasy przełączania ranzysora NMOS dla różnych poziomów sygnału wejściowego z generaora. Wyniki symulacyjne. Poziomy sygnału wejściowego EF=10V ER=0V EF=10V ER=-5V EF = 5 V ER = 0 V EF=5V ER=-5V Ampliuda Offse 5 V 5V d (on) r d (off) f ON = d (on)+ r OFF = d (off)+ f 6.2 Badanie konwerera DC/DC Do realizacji obwodu regulaora DC/DC należy wykorzysać wbudowane w plaformę ELVIS zasilacz napięcia sałego (5V) oraz wbudowany generaor funkcyjny. Połączyć układ według schemau przedsawionego na rys. 13. Plaforma Elvis wyposażona jes w jeden mulimer cyfrowy. Zasosuj en mulimer do pomiaru prądu wejściowego. Prąd wyjściowy płynący przez obciążenie oblicz na podsawie pomiaru spadku napięcia na znanej warości obciążenia. Zasosować nasępujące elemeny: Tranzysor PMOS IRF 4905, Tranzysor NMOS IRF540, dioda BA159, kondensaor 100 F. Do obserwacji przebiegów należy zasosować zewnęrzny oscyloskop (Tekronix). Do serowania ranzysora zasosuj generaor wirualny. Dobierz częsoliwość sygnału prosokąnego w granicach od 30 khz do 100 khz i współczynniku wypełnienia (duy cycle) 50% oraz wybranym z abeli 1 górnym poziomem wejściowego napięcia przełączającego E F i dolnym poziomem napięcia przełączającego E R. Poziomy e usala się dobierając nasawy: Ampliuda oraz Offse na generaorze. Dołącz regulowane źródło napięcia polaryzacji V1 (var) i dokonaj pomiaru dla dwóch warości 6V i 10V. 15

16 Rys. 13. Schema do badania układu konwerera DC/DC Dokonaj pomiaru 1. Prądu i napięcia wejściowego oraz napięcia na obciążeniu (oblicz I wyj) U wej = I wej = Uwyj = Iwyj = 2. Zależności napięcia wyjściowego w funkcji współczynnika wypełnienia impulsów serujących, 3. Oszacuj sprawności energeycznej konwerera (ranzysor, dioda), Inne: Waro również zapoznać się z regulaorami: booser, sepic, Cuk. Opracowanie: Zb. Magoński, M. Sapor, B. Dziurdzia,, Akualizacja: B.Dziurdzia