CYFROWE UKŁADY SCALONE. Technologia planarna

Transkrypt

1 CYFRO UKŁADY SCALONE PA 29 The Noel Prize in Physics 2 "for sic work on informtion nd communiction technology" Ukłdy nlogowe: przetwrznie npięć (lu prądów), których wrtości zwierją się w pewnym przedzile wrtości Ukłdy cyfrowe: przetwrznie sygnłów o dwóch wrtościch npięć (ewentulnie prądów): wysokiej (H-high) i niskiej (L-low) "for developing semiconductor heterostructures used in high-speed- nd opto-electronics" "for his prt in the invention of the integrted circuit" ukłd nlogowy H L ukłd cyfrowy Zhores I Alferov /4 of the prize Russi AF Ioffe Physico-Technicl Institute St Petersurg, Russi 93 Herert Kroemer /4 of the prize Federl Repulic of Germny University of Cliforni Snt Brr, CA, USA 928 Jck S Kily /2 of the prize USA Texs Instruments Dlls, TX, USA 923 d 25 Jck S Kily germn, 957 Roert Noyce krzem, technologi plnrn, 957 Technologi plnrn Pierwszy ukłd sclony Funkcj ukłdu sclonego określon w trkcie konstruowni i produkcji

2 Ukłd cyfrowy posid: m wejść, n wyjść i q stnów pmięciowych Wektory,, czy c =====> słow logiczne Bit: element podstwowy słow logicznego Bjt: słowo ośmioitowe zsilnie m wejście c, c 2 c q ukłd cyfrowy GND pmięć n wyjście Stn słow wyjściowego zleŝy od ktulnego stnu słow wejściowego Stn słow pmięci zleŝy zrówno od ktulnego stnu słow wejściowego orz od stnu słow poprzednio zpmiętnego Ukłdy cyfrowe wykonują określone funkcje logiczne Dziłnie ukłdów cyfrowych opisuje dwuwrtościow lger Boole PODSTAWO FUNKTORY LOGICZNE <==> BRAMKI LOGICZNE (wytwrzne jko monolityczne ukłdy elektroniczne) OR AND NOT Wy Wy Wy Wy Wy = + Wy = = W E Wy (logik mtemtyczn) Brmki logiczne: urządzeni elektroniczne relizujące funkcje logiczne Poziomom elektrycznym H i L ukłdu cyfrowego odpowidją wrtości logiczne:, prwd, fłsz Wy Podstwowe twierdzeni i toŝsmości lgery Boole Prw przemienności x + y = y + x x * y = y * x Prw łączności x + ( y + z) = ( x + y) + z = x + y + z x *( y * z) = ( x* y)* z = x* y * z Prw rozdzielności: x *( y + z) = x* y + x* z ( x + y)*( w + z) = x* w + y * w + x* z + y * z stąd: ( x + y)*( x + z) = x + y * z Prw de Morgn: + = = + NAND NOR Njrdziej uniwerslne rmki: NAND (NOT-AND) NOR (NOT-OR) Podstwowe twierdzenie logiczne: wrto zpmiętć!!! KŜdą funkcję logiczną moŝn złoŝyć z komincji trzech podstwowych dziłń logicznych: lterntywy (OR), koniunkcji (AND) orz negcji (NOT) Inne toŝsmości: ( x ) = x x + x * y = x dowód: x + x* y = x *( + y) = x* = x x + x* y = x + y x * y + x * y = y ( x + y)*( x + y) = y (przydtne przy minimlizcji funkcji!) KŜdą funkcję logiczną moŝn utworzyć z komincji tylko rmek NAND lu tylko rmek NOR Ukłdy logiczne: komintoryczne stn wyjść określony jednozncznie przez stn wejść sekwencyjne odpowiedź zleŝy od stnu ukłdu przed poudzeniem 2

3 Exclusive OR (róŝnic symetryczn) Jedn z rdziej uŝytecznych funkcji (rmek) logicznych = + EX-OR * Logik dodtni i logik ujemn Poziomom elektrycznym H i L ukłdu cyfrowego odpowidją wrtości logiczne: logik dodtni: H= (prwd) i L= (fłsz) logik ujemn: H= (fłsz) i L= (prwd) Zmin funkcji logicznej dnej rmki przy zminie rodzju logiki: Brmk fizyczn logik dodtni logik ujemn L L L L H L H L L H H H * + LOGIKA dodtni ujemn AND OR OR AND NAND NOR NOR NAND TABLICE KARNAUGH podstwowe pojęci Tlice Krnugh to sposó przedstwieni funkcji logicznej Przykłd: funktor logiczny AND f (, ) = TABLICE KARNAUGH minimlizcj funkcji logicznych Funkcj logiczn określon n podstwie Teli Prwdy: KŜdej linii Teli Prwdy odpowid komórk w tlicy Krnugh Sekwencję dresów komórek opisuje kod Gry: sąsiednie dresy róŝnią się pojedynczym item T sm funkcj logiczn zminimlizown metodą grficznej nlizy Tlicy Krnugh (metod grupowni pr) Zsd tworzeni tlic Krnugh dl funkcji logicznych trzech lu czterech rgumentów + = 3

4 Reguły (wyrne) minimlizcji funkcji 4-wejściowej Inny przykłd minimlizcji funkcji 3-wejściowej: Reguły (wyrne) minimlizcji funkcji 4-wejściowej cd Minimlizcj funkcji logicznej określonej w sposó niepełny? := nie m znczeni Przykłd: implikcj f(,) := => 4

5 Przykłd minimlizcji funkcji Resistor-Trnsistor Logic - RTL dwuwejściow rmk NOR dwuwejściow rmk NAND Ukłd zminimlizowny Diode-Trnsistor Logic - DTL Trnsistor-Trnsistor Logic - TTL minituryzcj!!! Trzywejściow rmk NAND dwuwejściow rmk NAND 5

6 Ukłd 74F cztery dwuwejściowe rmki NAND Y= AB Ukłd elektroniczny relizujący funkcję logiczną: NAND dwóch rgumentów Vcc 4B 4A 4Y 3B 3A 3Y Z rmek cyfrowych (rmek logicznych) tworzymy złoŝone ukłdy elektroniczne Grupy rmek cyfrowych tworzą tzw rodziny Przykłd: rodzin TTL (Trnsistor - Trnsistor Logic), w niej seri 74 Przedstwiciel: ukłd sclony typu 74xx - cztery rmki NAND (xx ozncz rodzj rmki: S-szyk, LS-szyk młej mocy, Zsilnie VCC 74LS A B Y 2A 2B 2Y GND Zsilnie ukłdu: VCC i GND Ukłd sclony dził (relizuje funkcje logiczne) po podłączeniu zsilni GND - ms Wejści i wyjści rmek wyprowdzone n zewnętrzne nóŝki ukłdu sclonego Wrtości npięć między wejścimi i wyjścimi GND określją poziomy logiczne Dne techniczne: ktlog producent Inne ukłdy: cztery rmki NOR, wejściow rmk NAND itd Ptrz: ktlog ukłdów TTL n stronch internetowych Prcowni Zsdy udowni elektroniki z ukłdmi TTL serii 74 : ukłdy zsil się npięciem 5±25 V; ukłdy prcują w logice dodtniej; npięcie odpowidjące logicznemu zeru zwier się między 4 V z dopuszczlnym mrginesem łędu 4 V; npięcie odpowidjące logicznej jedynce wynosi 33 V lecz nie mniej niŝ 24 V z mrginesem łędu 4 V; wejście rmki niepodłączone znjduje się w stnie logicznym ; wyjść rmek nie wolno łączyć równolegle!!! MoŜe to spowodowć uszkodzenie; średni czs propgcji sygnłu przez rmkę wynosi od do 3 ns (typowo - około ns); średnie zuŝycie mocy przez rmkę wynosi około mw; Zsilnie VCC 74LS Brmk AND do sterowni przepływem informcji JŚCIE STEROWANIE JŚCIE Impulsy wejściowe pojwiją się n wyjściu wtedy i tylko wtedy, gdy n wejściu sterującym istnieje stn logiczny wytłoczenie wytłoczenie GND - ms 6

7 multipleksery i demultipleksery - kontrol przepływu informcji Ukłdy rytmetyczne (ukłdy itercyjne) JŚCIE ZEZWOLENIE X 4 X n X n=3 2 X multiplekser: zmin informcji z równoległej n szeregową JŚCIE JŚCIE 2 JŚCIE 3 JŚCIE P 5 P n+ P n P 2 P Y 4 Y n Y 2 Y demultiplekser: zmin z informcji z szeregowej n równoległą KŜde z tych urządzeń wykonuje swoją funkcję tylko wtedy, gdy wejście zezwolenie znjduje się w stnie logicznym ZEZWOLENIE JŚCIE A A J ADRESO JŚCIE JŚCIE JŚCIE 2 JŚCIE 3 A A J ADRESO Słowo logiczne: licz zpisn w dnym kodzie inrnym półsumtor s p N przykłd: słowo () = licz = Ukłdy cyfrowe opercje rytmetyczne n liczch (słowch logicznych) Półsumtor - ukłd dodjący dwie liczy jednoitowe i Wynik: licz dwuitow - sum s i przeniesienie p s - funkcj EXOR p - funkcj AND s p Sumtor jednoitowy Ukłd itercyjny: sumownie i i i n i-tej pozycji uwzględni przeniesienie z pozycji p i- i, i p i p i- UŜyteczne schemty: Wielowejściow funkcj AND - ukłd koincydencyjny Wrtość logiczn pojwi się n wyjściu wtedy i tylko wtedy, gdy stn logiczny wszystkich wejść wynosi 2 3 n generuje sumę s i i przeniesienie n pozycję nstępną p i s i Ukłd ntykoincydencyjny pi- i i 2 2 si p s p półsumtor s p pi i i p i- s i p i f = Ukłd opóźnijący opóźnienie jest zleŝne od stłej czsowej RC 2 opóźnienie zleŝne od liczy rmek orz czsu propgcji sygnłu przez pojedynczą rmkę x U Ux U U U czs czs 7

8 Cyfrowy ukłd róŝniczkujący - wytwrzjący sygnły w chwilch rozpoczęci i zkończeni sygnłu wejści - Gdy licz rmek (n) w linii opóźnijącej jest nieprzyst, sygnł wyjściowy m odwróconą polryzcję Ogrniczenie ociąŝeni wyjści rmki logicznej! KŜdy ukłd cyfrowy m określoną ociąŝlność, czyli liczę mówiącą ile wejść cyfrowych moŝe yć podłączonych do dnego wyjści lu jki njwiększy prąd moŝe przepłynąć przez wyjście U n lini opóźnijąc X Gdy ukłd cyfrowy m sterowć innym ukłdem nleŝy posłuŝyć się wzmcniczem np trnzystorowym () lu driverem () - wzmcniczem zwiększjącym ociąŝlność wyjści rmki 7Ω +5V UX U Gdy do ukłdu cyfrowego wprowdz się sygnł sterujący z zewnątrz, nleŝy zdć o zchownie stndrdowych npięć i polryzcji 35 V np z pomocą diody Zener ogrniczmy mksymlne npięcie n wejściu rmki (35 V), ogrniczmy poziom npięci o odwróconej polryzcji do -7 V Mkiet uniwersln do ćwiczeni: CYFRO UKŁADY SCALONE Płyt czołow mkiety uniwerslnej 8