Przyrządy i uklady półprzewodnikowe 2061W

Transkrypt

1 Przyrządy i uklady półprzewodnikowe 2061W dr hab. Ewa Popko, prof. P.Wr ewa.popko@pwr.edu.pl p.231a A-1

2 Zawartość wykładu Wy1, Wy2 Współczesna technologia półprzewodników i urządzeń półprzewodnikowych. Wzrost kryształów litych i warstw epitaksjalnych. Wy3 Rodzaje półprzewodników i ich właściwości. Wy4 Koncentracja równowagowa elektronów i dziur w półprzewodnikach samoistnych i domieszkowanych Wy5 Nośniki nadmiarowe w półprzewodnikach: ekscytacja optyczna i elektryczna Wy6 Dyfuzja i dryft nośników. Relacja Einsteina. Równanie ciągłości. Kwazipoziomy Fermiego. Wy7 Złącze p-n w stanie równowagi termodynamicznej. Wy8 Ładunek przestrzenny w złączu p-n. Równanie Poissona i jego rozwiązanie. Pole elektryczne w złączu. Obszar zubożony i potencjał wbudowany. Wy9 Charakterystyka prądowo-napięciowa złącza p-n. Równanie Schockley a. Wy10 Model małosygnałowy diody p-n. Dioda w układach prostowniczych. Wy11 Pojemność złącza p-n. Waraktory. Wy12 Transport prądu przez rzeczywiste złącze p-n. Wy13 Efekt Zenera, jonizacja zderzeniowa. Dioda Zenera i dioda lawinowa. Układy pracy. Wy14 Złącze metal-półprzewodnik: prostujące i omowe. Charakterystyka I-V diody Schottky ego. Zastosowania. Wy15 Test zaliczeniowy

3 Literatura LITERATURA PODSTAWOWA: [1] Materiały do wykładu, dostępne poprzez internet : [2] E.Płaczek-Popko, Fizyka odnawialnych źródeł energii Skrypt DBC [3] W.Marciniak Przyrządy półprzewodnikowe i układy scalone WNT Warszawa 1987 [4] S.Kuta Elementy i układy elektroniczne Wyd. AGH, wyd. I 2000 LITERATURA UZUPEŁNIAJĄCA: [1] S.M.Sze Physics of Semiconductor Devices J.Wiley and Sons, NY 1981, dostępna wersja elektroniczna, e-książki, BG P.Wr. [2] M.Rusek, J.Pasierbiński Elementy i układy elektroniczne w pytaniach i odpowiedziach WNT Warszawa 1990

4 Pierwszy tranzystor

5 Technologia układów scalonych Układ scalony jest to obwód elektroniczny składający się z elementów aktywnych (diody, tranzystory), pasywnych (rezystory, kondensatory) oraz połączeń między nimi.

6 Rozwój technologii IC IC w oparciu o tranzystory bipolarne Od r IC w oparciu o technologię CMOS, tranzystor polowy (FET) CMOS Complementary Metal Oxide Semiconductor Gate - bramka

7 Układy scalone Ze względu na sposób wykonania układy scalone dzieli się na: monolityczne, w których wszystkie elementy, zarówno elementy czynne jak i bierne, wykonane są w monokrystalicznej strukturze półprzewodnika hybrydowe na płytki wykonane z izolatora nanoszone są warstwy przewodnika oraz materiału rezystywnego, które następnie są wytrawiane, tworząc układ połączeń elektrycznych oraz rezystory. Do tak utworzonych połączeń dołącza się indywidualne, miniaturowe elementy elektroniczne (w tym układy monolityczne). Ze względu na grubość warstw rozróżnia się układy: cienkowarstwowe (warstwy ok. 2 mikrometrów) grubowarstwowe (warstwy od 5 do 50 mikrometrów) Większość stosowanych obecnie układów scalonych jest wykonana w technologii monolitycznej.

8 Układy scalone Ze względu na stopień scalenia istnieje podział na układy: małej skali integracji (SSI small scale of integration) średniej skali integracji (MSI medium scale of integration) dużej skali integracji (LSI large scale of integration) wielkiej skali integracji (VLSI very large scale of integration) ultrawielkiej skali integracji (ULSI ultra large scale of integration) Ponieważ w układach monolitycznych praktycznie wszystkie elementy wykonuje się jako tranzystory, odpowiednio tylko przyłączając ich końcówki, dlatego też często mówi się o gęstości upakowania tranzystorów na mm². Współczesne układy scalone MOS mają kanały o minimalnej długości kilkunastu nm - kilkaset milionów tranzystorów na jednej płytce krzemu.

9 Rozwój technologii VLSI W tym miesiącu mija 50. rocznica pierwszej publikacji Prawa Moore'a, zasady ekonomicznej, która przez lata opisywała postęp w miniaturyzacji elektroniki. Niektórzy twierdzą nawet, że to chęć dostosowania się do prawa Moore'a kieruje producentami, co zmieniło je w samospełniającą się przepowiednię. Liczba tranzystorów w IC podwaja się co dwa lata

10 Prawo Moore a Liczba tranzystorów w IC podwaja się co dwa lata

11 Miniaturyzacja

12 Miniaturyzacja Koncern TSMC przygotowuje się do rozpoczęcia produkcji układów scalonych w 10-nanometrowym procesie technologicznym, ale pierwsze konstrukcje będą dostępne dopiero w 2017 roku. Później przyjdzie pora na litografię z rozmiarze 7 nm. Jednocześnie zapowiedział, że w najbliższym czasie prawo Moore'a nie zwolni - nadal więc możemy spodziewać się podwajania liczby tranzystorów co 24 miesiące.

13 Nvidia Maxwell GM200 z najnowszej karty graficznej GeForce GTX Titan X składa się aż z 8,1 mld tranzystorów. Rekordzistą jest jednak układ Xilinx Virtex-Ultrascale XCVU440, który wykorzystuje aż 20 mld tranzystorów (!).

14 Technologia planarna Elementy układu scalonego są zbudowane z obszarów (wysp) krzemu podłożowego o zmodyfikowanych właściwościach elektrycznych oraz naniesionych na podłoże warstw. W technologii planarnej te elementy powstają w wyniku zastosowania zestawu operacji technologicznych wykonywanych na górnej płaszczyźnie płytki podłożowej powtarzanych kilkanaście razy. Wytwarzanie warstw wewnątrz lub na płytce Litografia Trawienie

15 Operacje technologiczne Powstają nowe warstwy utlenianie powierzchni krzemu wzrost epitaksjalny metalizacja Modyfikacja właściwości elektrycznych dyfuzja jonów domieszek implantacja jonów Odwzorowanie kształtów fotolitografia procesy trawienia

16 Cleanroom określenie wymagań czystości Koncentracja atomów w monokrystalicznym krzemie: at/cm 3 Koncentracja domieszki w półprzewodniku: at/cm 3 Koncentracja zanieczyszczeń w półprzewodniku: mniejsza niż at/cm 3

17 Cleanroom określenie wymagań czystości Wniosek: Nie może występować więcej niż 1 atom zanieczyszczeń na 10 miliardów atomów pierwiastka podstawowego.

18 Cleanroom Czynniki mające wpływ na proces technologiczny Zanieczyszczenie powietrza drobinami Skład powietrza Ciśnienie Temperatura i wilgotność Poziom hałasu i wibracji Pole elektromagnetyczne Pole elektrostatyczne

19 Clean room

20 Cleanroom Instalacje System odprowadzania zanieczyszczeń (gazowe i płynne) System oczyszczania powietrza System wentylacji Zasilanie w zimną wodę (14 18 ºC, 9 ºC punkt rosy) Zasilanie w gorącą wodę (~70 ºC) System dejonizacji wody System doprowadzający związki chemiczne System doprowadzający oczyszczone substancje gazowe

21 Cleanroom Zużycie powietrza: 80 (m 3 /h)/m 2 Przepływ powietrza: 670 (m 3 /h)/m 2 Moc zasilająca: 800 W/m 2

22 Cleanroom Do wyprodukowania krążka krzemowego o średnicy 200mm zawierającego 16Mb pamięci RAM potrzeba: 10 kg związków chemicznych 4.5 t dejonizowanej wody 55 m 3 suchego powietrza pod ciśnieniem 25 m 3 N m 3 O m 3 H 2 470kWh energii

23 Wytwarzanie płyt krzemowych Wytwarzanie monokryształu krzemu Cięcie Polerowanie mechaniczne i chemiczne Końcowe czyszczenie, kontrola i pakowanie

24 Materiały wyjściowe Si stanowi 25.7% masy skorupy ziemskiej SiO 2 krzemionka: główny składnik piasku 1. Redukcja SiO 2 do Si dzięki utlenianiu C podczas wygrzewania w temp. 1800C w piecu łukowym: SiO 2 + 2C Si + 2CO krzem klasy metalurgicznej MGS; zawiera Fe, Al... MGS : Metallurgical Grade Si (domieszek: 1ppm=5x10 16 cm -3 )

25 Otrzymywanie trójchlorokrzemianu 2. Tak otrzymany materiał jest mielony i mieszany z suchym HCl: Si + 3HCl SiHCl 3 + H 2 powstaje trójchlorokrzemian ciecz o temp. wrzenia 32C. Temp. wrzenia chlorków domieszek (np. FeCl 3 ) jest inna co umożliwia destylację frakcyjną: mieszanka SiHCl 3 i chlorki zanieczyszczeń są podgrzewane i ich pary kondensują w różnych wieżach utrzymywanych w odpowiednich temperaturach.

26 Wytwarzanie krzemu EGS 3. Podczas procesu CVD osadza się polikrystaliczny Si (redukcja trójchlorosilanu w wodorze): 2SiHCl 3 + 2H 2 2Si + 6HCl (polikrystaliczny krzem klasy elektronicznej EGS) CVD : Chemical Vapor Deposition - osadzanie się cienkiej warstwy ciała stałego ze związków reagujących ze sobą w fazie lotnej EGS : Electronic Grade Si (domieszek: 1ppb=5x10 13 cm -3, % Si)

27 Wytwarzanie monokryształu krzemu Polikrystaliczny Si EGS monokrystal. Si Metoda Czochralskiego Wytapianie strefowe

28 Wytwarzanie monokryształu krzemu Metoda Czochralskiego (wyciąganie w czasie kilkunastu godzin) Regulacja wysokości uchwytu Uchwyt obrotowy Zarodek kryształu Roztopiony krzem C Wytwarzany walec kryształu Obracający się tygiel kwarcowy Nagrzewanie indukcyjne (częstotliwości radiowe) Regulacja wysokości tygla

29 Wytwarzanie monokryształu krzemu Metoda Czochralskiego Problemy: Wytworzenie pojedynczego bloku monokryształu (wymagana czystość krzemu %) o założonej rezystywności (1-10 Wcm) Utrzymanie stałej temperatury dużej masy (ok C, temperatura topnienia krzemu 1421 C)

30 Metoda Czochralskiego 8-calowy zorientowany (100) monokryształ Si wyciągany z roztopionego Si

31 Monokryształ Si otrzymany metodą Czochralskiego Średnica 300 mm (12-cali), długość 1.5 m ( bez stożkowych zakończeń) i waga 275 kg.

32 Wytwarzanie monokryształu krzemu Wytapianie strefowe obrót W tyglu w miejscu zetknięcia zarodka i polikryształu, polikryształ jest podgrzewany próżnia roztopiona strefa rura kwarcowa krzem polikrystaliczny nagrzewanie indukcyjne krzem monokrystaliczny zarodek kryształu

33 Wytapianie strefowe

34 Wytwarzanie płyt krzemowych Cięcie 1. Odcięcie stożkowych zakończeń kryształu przy użyciu piły o ostrzu z ziarnami diamentu 2. Zeszlifowanie kryształu do postaci cylindrycznej o określonej średnicy.

35 Po zakończeniu procesu wyciągania kryształu walec tnie się specjalną piłą z ostrzem diamentowym na płytki (wafle) o grubości mm. W wyniku pocięcia powierzchnia płytki jest uszkodzona, dlatego wykonuje się następnie chemiczne i mechaniczne wielokrotne polerowanie. W rezultacie otrzymuje się znacznie cieńszą płytkę podłożową gotową do wykonania operacji technologicznych układu scalonego.

36 (a) 300 mm blok Si przygotowany do cięcia piłą drutową (b) technik z kasetą zawierającą płytki 300 mm

37 Wytwarzanie płyt krzemowych Cięcie Określenie orientacji sieci krystalicznej i parametrów domieszkowania kryształu Si Si Si Si Si Si Si Si Do określenia orientacji sieci krystalicznej wykorzystać można zjawisko dyfrakcji promieni rentgenowskich Poziom domieszkowania poszczególnych fragmentów kryształu określa się poprzez pomiar rezystywności Si Si Si Si Si Si Si Si Si

38 Wytwarzanie płyt krzemowych Cięcie Zeszlifowanie płaskich powierzchni wzdłuż cylindra w celu oznaczenia orientacji kryształu i rodzaju domieszkowania. typ p (111) typ p (100) Typ n (111)

39 Wytwarzanie płyt krzemowych Cięcie Cięcie bloku kryształu na pojedyncze plastry Za pomocą ostrza pierścieniowego Odcinany pojedynczy plaster płyty krzemowej Diamentowe ostrze tnące Tarcza tnąca

40 Wytwarzanie płyt krzemowych Cięcie Za pomocą oscylującego drutu tnącego Szpula odwijająca Rozcinany blok Drut Szpula nawijająca

41 Wytwarzanie płyt krzemowych Polerowanie Krawędzie płyt są zaokrąglane w celu uniknięcia odprysków mogących wystąpić w dalszych procesach technologicznych

42 Wytwarzanie płyt krzemowych Polerowanie Płyty są zgrubnie polerowane za pomocą masy polerskiej (usuwanie uszkodzeń powierzchni w wyniku cięcia) Końcowe polerowanie jest kombinacją chemicznego trawienia i mechanicznego polerowania

43 Wytwarzanie płyt krzemowych Polerowanie W zależności od wymagań procesu technologicznego polerowanie może być przeprowadzane na jednej bądź obu powierzchniach płyty krzemowej W niektórych przypadkach celowo wprowadza się zaburzenia sieci krystalicznej na spodniej stronie w celu wyeliminowania gromadzenia niepożądanych ładunków mogących powstać w trakcie procesu technologicznego

44 Wytwarzanie płyt krzemowych Końcowe czyszczenie, kontrola i pakowanie Obustronne płukanie w celu usunięcia resztek zanieczyszczeń. Końcowa kontrola płyt (poszukiwanie ewentualnych zanieczyszczeń, uszkodzeń) Pakowanie płyt i przygotowanie to wysyłki Procesy te przeprowadzane są w clean-roomie

45 Oczyszczanie płyt krzemowych Technologie VLSI i ULSI wymagają bardzo dokładnego oczyszczenia powierzchni płyt krzemowych z wszelkich zanieczyszczeń, w szczególności pochodzenia metalicznego i organicznego.

46 Wytwarzanie nowych warstw domieszkowanych Na płytce podłożowej wykonuje się następujące procesy: utlenianie, dyfuzja i implantacja jonów, w wyniku których określone obszary ulegają modyfikacji osadzanie, naparowywanie oraz rozpylanie jonowe; dla tych procesów podłoże jest tylko nośnikiem mechanicznym nowej warstwy.

47 Utlenianie termiczne Metoda grubość tlenku zastosowania tlenki: w suchym tlenie 2-6 nm tunelowe nm bramkowe w parze wodnej nm maskujące i pasywujące nm polowe d Grubość tlenku zależy od temperatury ( C) i czasu utleniania. Utlenianie suche - długi czas procesu, ale otrzymuje się warstwy o najlepszych właściwościach elektrofizycznych. Utlenianie mokre - proces szybszy, ale otrzymuje się warstwy o gorszych parametrach.

48 Modyfikacja właściwości warstw - dyfuzja donory: P, As, Sb akceptory: B SiO 2 Log N(x) Temperatura: C x

49 Proces implantacji jonów SiO 2 Log N(x) x Polega na wbijaniu przyspieszonych w polu elektrycznym jonów domieszki w materiał podłoża na głębkość od 0.1 do 1 m. Temu procesowi towarzyszy powstawanie defektów w sieci krystalicznej na skutek zderzeń z węzłami sieci. W celu odbudowy wiązań, po zakończeniu domieszkowania stosuje się wygrzewanie.

50 Epitaksja Proces polegający na wytworzeniu monokrystalicznej warstwy krzemu na monokrystalicznym podłożu krzemowym z zachowaniem orientacji krystalograficznej podłoża i przy kontrolowanym poziomie i rodzaju domieszek. Można otrzymać w ten sposób kombinacje typu N/N +, N/N -, P/N, itp. Gdy warstwa epitaksjalna i podłoże stanowią dokładnie taki sam materiał to proces epitaksji nazywamy homoepitaksją. Heteroepitaksja polega na wytworzeniu warstwy krzemu na materiale podłoża innym niż krzem, np. na szfirze. Jest to podstawowy proces technologii SOS (Silicon-on-Sapphire) homoepitaksja heteroepitaksja

51 Epitaksja Epitaksja jest procesem tworzenia pojedynczych warstw monokryształu na monokrystalicznym podłożu. N N + N P Krzem Al 2 O 3 Złącze l-h Złącze p-n Struktura SOI

52 Epitaksja Zwiększa zakres możliwości projektowania i optymalizacji charakterystyk urządzeń Umożliwia tworzenie heterozłączy (GaAs, InP, AlGaAs, InGaAsP, CdSe, HgCdTe) pozwalających na konstrukcję takich przyrządów jak: długofalowe czujniki podczerwieni, LED, lasery półprzewodnikowych, HBT (heterojunction bipolar transistor), MODFET (modulation-dopped FET)

53 Epitaksja Proces epitaksji może być przeprowadzany poprzez wytrącanie się warstwy epitaksjalnej pochodzącej z ciała stałego, otaczającej cieczy, gazu lub wiązką molekularną. Najczęściej stosowaną metodą dla krzemu jest tworzenie warstw epitaksjalnych w otoczeniu gazowym VPE (vapour-phase epitaxy)

54 Epitaksja PVD i VPE PVD proces fizyczny osadzania warstwy epitaksjalnej VPE (CVD) proces chemiczny osadzania warstwy epitaksjalnej

55 PVD Przebieg procesu PVD: Procesy podstawowe: uzyskanie par materiału transport par na powierzchnię docelową kondensacja par na podłożu i wzrost powłoki Procesy wspomagające jonizacja elektryczna par i dostarczonych gazów krystalizacja z otrzymanej plazmy metalu lub fazy w stanie gazowym Odmiany PVD: naparowywanie rozpylanie katodowe: proces oddzielania się atomów lub cząsteczek od ujemnie naładowanej elektrody (katody) w wyniku bombardowania jej strumieniem jonów dodatnich podczas wyładowania jarzeniowego osadzanie rozpylonych atomów/jonów w polu magnetycznym - Magnetron Sputtering PVD Plasma Assisted PVD wzbudzanie par wiązką elektronową - Electron Beam PVD niskociśnieniowe wyładowanie łukowe, PA PVD-Arc technologie hybrydowe w tym wieloźródłowe i wieloetapowe (najbardziej perspektywiczne)

56 Naparowywanie PVD Polega na odparowywaniu termicznym atomów ze źródła w warunkach wysokiej próżni i osadzaniu ich na płytkach podłożowych. Ten proces jest stosowany m.in. do wytworzenia warstw metalizacyjnych ścieżek połączeniowych.

57 Rozpylanie jonowe PVD Rozpylanie katodowe polega na wybijaniu atomów nakładanej substancji z powierzchni materiału źródłowego poprzez bombardowanie jej jonami gazu, a następnie osadzaniu powstałych oparów na podłożu. W porównaniu do naparowywania proces ten daje dużo większą kontrolę i może być stosowany do różnego rodzaju materiałów (metale, izolatory, półprzewodniki i stopy).

58 Chemiczne osadzanie z fazy lotnej Vapour-Phase Epitaxy VPE = = Chemical Vapor Deposition CVD Polega na osadzaniu się cienkiej warstwy ciała stałego ze związków reagujących ze sobą w fazie lotnej. Np. można otrzymać w ten sposób SiO 2 w ciągu kilku minut. Nie jest to warstwa tak dobrej jakości jak w przypadku utleniania termicznego, dlatego stosuje się do wykonywania warstw pasywacyjnych, zwykle na wierzchu płytek po metalizacji. m.in. krzem, włókna węglowe i nanorurki węglowe, SiO 2, Si-Ge, SiC, Si 3 N 4, SiO x N y, (stosowane zamiast SiO 2 ), TiN

59 Vapour-Phase Epitaxy VPE = = Chemical Vapor Deposition CVD M.in. kontrolowane osadzanie warstw na podłożu Si przy pomocy par związków chemicznych zawierających Si, np. SiCl 4 + 2H 2 Si + 4HCl Podłoże jest podgrzewane do temp. reakcji (~ C)

60 Epitaksja domieszkowanie Domieszki są wprowadzane do warstwy epitaksjalnej równolegle lub naprzemiennie z jej tworzeniem. Typowymi związkami używanymi do domieszkowania są: B 2 H 6 (dwuboran 6) używany do wprowadzania domieszek typu p (B) PH 3 (fosfin), AsH 3 (arszenik)- używany do wprowadzania domieszek typu n (P, As) Substancje te są silnie toksyczne i niestabilne w wyższych temperaturach. Stosuje się więc mieszaninę tych gazów z H 2 o niewielkim stężeniu. Na końcowy poziom domieszkowania mają wpływ temperatura, szybkość wzrostu warstwy, stężenie domieszek w gazie, geometria reaktora. Założony poziom domieszkowania uzyskuje się na bazie wcześniejszych eksperymentów.

61 Epitaksja defekty Wszelkie defekty w warstwie powierzchniowej podłoża mają swoją kontynuację w warstwie epitaksjalnej. Ponadto proces epitaksji może generować dodatkowe defekty. Wyróżnia się cztery typy defektów w warstwie epitaksjalnej: defekty punktowe - zanieczyszczenia i luki defekty liniowe - przesunięcia sieci krystalicznej defekty powierzchniowe - błędy ułożenia defekty przestrzenne - ubytki i wytrącenia

62 Warstwy dielektryczne i polisilikonowe Nakładanie warstw dielektrycznych i polisilikonowych jest jednym z najczęściej przeprowadzanych procesów w planarnych układach scalonych. Maskowanie w procesach dyfuzji Elektryczne izolowanie obszarów Pasywacja powierzchni półprzewodnika

63 Warstwy dielektryczne i polisilikonowe CVD (Chemical Vapour Deposition) Warstwy dielektryka (dwutlenku i azotku krzemu) są używane jako izolacja, maski i warstwa pasywacji. Polisilikon używany do wytwarzania warstw przewodzących, półprzewodnikowych lub rezystywnych poprzez odpowiednie domieszkowanie.

64 Litografia -operacja technologiczna odwzorowująca kształty Litografia jest procesem odwzorowywania zaprojektowanych masek układu scalonego na odpowiadających im, kolejnych poziomach struktury układu. Obszary te uzyskuje się w procesie selektywnego napromieniowywania substancji czułej na wykorzystywany rodzaj promieniowania, tzw. rezyście. W wyniku ekspozycji rezyst zmienia swoje właściwości, dzięki czemu możliwe jest jego selektywne usunięcie (wytrawianie).

65

66

67