(12) TŁUMACZENIE PATENTU EUROPEJSKIEGO (19) PL (11) (13) T3 (96) Data i numer zgłoszenia patentu europejskiego:

Transkrypt

1 RZECZPOSPOLITA POLSKA (12) TŁUMACZENIE PATENTU EUROPEJSKIEGO (19) PL (11) PL/EP (13) T3 (96) Data i numer zgłoszenia patentu europejskiego: (1) Int. Cl. G06F1/00 (06.01) (97) O udzieleniu patentu europejskiego ogłoszono: Urząd Patentowy Rzeczypospolitej Polskiej Europejski Biuletyn Patentowy 07/09 EP B1 (4) Tytuł wynalazku: Instrukcje do wspomagania przetwarzania wiadomości szyfrowanej () Pierwszeństwo: US (43) Zgłoszenie ogłoszono: Europejski Biuletyn Patentowy 06/06 (4) O złożeniu tłumaczenia patentu ogłoszono: Wiadomości Urzędu Patentowego 07/07 (73) Uprawniony z patentu: International Business Machines Corporation, Armonk, US (72) Twórca (y) wynalazku: PL/EP T3 LUNDVALL Shawn, Poughkeepsie, US SMITH Ronald, Wappingers Falls, US YEH Phil Chi-Chung, Poughkeepsie, US (74) Pełnomocnik: Polservice Kancelaria Rzeczników Patentowych Sp. z o.o. rzecz. pat. Płotczyk Leokadia Warszawa skr. poczt. 33 Uwaga: W ciągu dziewięciu miesięcy od publikacji informacji o udzieleniu patentu europejskiego, każda osoba może wnieść do Europejskiego Urzędu Patentowego sprzeciw dotyczący udzielonego patentu europejskiego. Sprzeciw wnosi się w formie uzasadnionego na piśmie oświadczenia. Uważa się go za wniesiony dopiero z chwilą wniesienia opłaty za sprzeciw (Art. 99 (1) Konwencji o udzielaniu patentów europejskich).

2 2 2 3 Opis Przedmiotem wynalazku jest architektura systemu komputerowego, a zwłaszcza przetwarzanie nowych instrukcji, które poszerzają strukturę IBM z/architecture i mogą być emulowane przez inne rodzaje architektury. Przed dokonaniem niniejszego wynalazku, firma IBM, pracą wielu wysoce utalentowanych inżynierów, poczynając od maszyn znanych jako System 360 IBM w latach od 1980 do dziś, opracowała specjalną strukturę, która z powodu jej zasadniczego znaczenia dla systemu komputerowego, stała się znana jako mainframe - duży komputer o zasadach działania określających strukturę tej maszyny przez opisywanie funkcji możliwych do wykonywania po dużej implementacji instrukcji, które zostały opracowane przez twórców z IBM i przyjęte, z powodu ich dużego wkładu w poprawę stanu maszyny obliczeniowej reprezentowanej przez mainframe, jako znaczący składnik, włączony w dokument IBM Principles of Operation (Zasady działania) obowiązujący przez lata. Pierwsze wydanie Z/Architecture Principles of Operation (Zasady działania z/architecture), które opublikowano w grudniu 00 r. zostało standardem opublikowanym jako SA Ogólną strukturę kryptograficzną opisuje pozycja bibliograficzna IBM Cryptographic Coprocessor CCA Basic Services Reference and Guide for IBM 478 Models 002 and 023 with Release 2.40 (Odniesienie i wskazówki do usług podstawowych CCA koprocesora kryptograficznego IBM PCI dla IBM 478, modeli 002 i 023 w realizacji 2.40)[Online] wrzesień 01, International Business Machines Corporation, Charlotte, NC USA, XP Pobrane z Internetu: pdf>. Mikroprocesor kryptograficzny według części przedznamiennej zastrz. 1 opisano w pozycji WU L. i wsp.: Cryptomaniac: a fast flexible architecture for secure

3 3 2 3 communication (CryptoManiac: szybka architektura elastyczna do bezpiecznej komunikacji, PROCEEDINGS OF THE 28TH. INTERNATIONAL SYMPOSIUM ON COMPUTER ARCHITECTURE. ISCA 01.GOTEBORG, SZWECJA, CZERWICA - 4 LIPCA, 01, INTERNATIONAL SYMPOSIUM ON COMPUTER ARCHITECTURE (ISCA), LOS ALAMITOS, CA, IEEE COMP. SOC, US, czerwca 01 ( ), strony 4-113, XP03867 ISBN: Twórcy niniejszego wynalazku stwierdzili, że w tej dziedzinie byłoby pomocne nowe dodatkowe instrukcje i że byłoby możliwe ich włączenie do maszyny w strukturze z/architecture jak również emulowanie ich przez inne, w prostszych maszynach, jak to opisano w niniejszym dokumencie. Według niniejszego wynalazku proponuje się sposób będący przedmiotem zastrz. 1 oraz odpowiadający mu program komputerowy i urządzenie, według zastrz., odpowiednio, 6 i 7. Właściwości korzystnych przykładów wykonania wynalazku w sposób dla specjalisty oczywisty wynikają z poniższego szczegółowego opisu wynalazku, rozpatrywanego wraz z załączonymi rysunkami, na których: fig. 1 przedstawia instrukcję Szyfrowania Wiadomości (KM) w formacie instrukcji RRE; fig. 2 przedstawia instrukcję Szyfrowania wiadomości z łączeniem (KMC) w formacie instrukcji RRE; fig. 3 przedstawia tabelę ukazującą kody funkcji instrukcji Szyfrowania Wiadomości z fig. 1; fig. 4 przedstawia tabelę ukazującą kody funkcji instrukcji Szyfrowania Wiadomości z Łączeniem (KMC) z fig. 2; fig. przedstawia reprezentację przyporządkowania rejestrów ogólnych dla instrukcji KM i KMC; fig. 6 przedstawia symbol funkcji z jednobitową operacją LUB wykluczającą (Exclusive-Or); fig. 7 przedstawia symbole szyfrowania i deszyfrowania DEA; fig. 8 przedstawia format bloku parametru Zapytania KM; fig. 9 przedstawia blok parametru KM-DEA; fig. przedstawia operację szyfrowania KM-DEA;

4 4 2 3 fig. 11 przedstawia operację deszyfrowania KM-DEA; fig. 12 przedstawia format bloku parametru w przypadku KM-TDA- 128; fig. 13 przedstawia operację szyfrowania KM-TDEA-128; fig. 14 przedstawia operację deszyfrowania KM-TDEA-128; fig. przedstawia format bloku parametru w przypadku KM- TDEA-192; fig. 16 przedstawia operację szyfrowania KM-TDEA-192; fig. 17 przedstawia operację deszyfrowania KM-TDEA-192; fig. 18 przedstawia format bloku parametru w przypadku zapytania KMC; fig. 19 przedstawia format bloku parametru w przypadku KMC- DEA; fig. przedstawia operację szyfrowania KMC-DEA; fig. 21 przedstawia operację deszyfrowania KMC-DEA; fig. 22 przedstawia format dla bloku parametru w przypadku KMC-TDEA-128; fig. 23 przedstawia operację szyfrowania KMC-TDEA-128; fig. 24 przedstawia operację deszyfrowania KMC-TDEA-128; fig. 2 przedstawia format bloku parametru w przypadku zapytania KMC-TDEA-128; fig. 26 przedstawia operację szyfrowania KMC-TDEA-192; fig. 27 przedstawia operację deszyfrowania KMC-TDEA-192; fig. 28 przedstawia tabelę ukazującą priorytet wykonywania KM i KMC; fig. 29 przedstawia nasz koprocesor kryptograficzny i fig. przedstawia uogólniony korzystny przykład wykonania bloku pamięci komputera zawierającego instrukcje według korzystnego przykładu wykonania i dane, jak również mechanizm do pobierania, dekodowania i wykonywania tych instrukcji, albo w systemie komputerowym wykorzystującym te opracowane instrukcje architektury albo w systemie wykorzystywanym do emulacji instrukcji zaprojektowanych według wynalazku. Poniżej opisano instrukcję SZYFROWANIA WIADOMOŚCI (KM) i SZYFROWANIE WIADOMOŚCI Z ŁĄCZENIEM (KMC), z następnym

5 omówieniem korzystnego przykładu wykonania systemu komputerowego, który emuluje te instrukcje. W rozwiązaniu alternatywnym omówiono drugi korzystny przykład wykonania systemu komputerowego, który emuluje inny system komputerowy przy wykonywaniu tych instrukcji. SZYFROWANIE WIADOMOŚCI (KM - CIPHER MESSAGE) Fig. 1 przedstawia instrukcję Szyfrowanie Wiadomości (KM) w formacie instrukcji RRE. 2 SZYFROWANIE WIADOMOŚCI Z ŁĄCZENIEM (KMC - CIPHER MESSAGE with CHAINING) Fig. 2 przedstawia instrukcję Szyfrowanie Wiadomości z Łączeniem (KMC) w formacie instrukcji RRE. Realizowana jest funkcja określona przez kod funkcji w ogólnym rejestrze 0. Bity instrukcji są ignorowane. Pozycje bitów 7-63 rejestru ogólnego 0 zawierają kod funkcji. Fig. 3 i 4 przedstawiają kody funkcji przyporządkowane do instrukcji, odpowiednio, SZYFROWANIE WIADOMOŚCI (KM) i Szyfrowanie Wiadomości z Łączeniem (KMC). Wszystkie inne kody funkcji są nieprzydzielone. W przypadku funkcji szyfrowania, bit 6 jest bitem modyfikatorem, który określa, czy ma być wykonywana operacja szyfrowania, czy deszyfrowania. Bit modyfikator jest pomijany w przypadku wszystkich pozostałych funkcji. Wszystkie pozostałe bity rejestru ogólnego 0 są ignorowane. Rejestr ogólny 1 zawiera adres logiczny skrajnego lewego bajtu bloku parametru w pamięci. W trybie adresowania 24-bitowego, zawartość pozycji bitów rejestru ogólnego 1 stanowi adres, a zawartość pozycji bitów 0-39 jest ignorowana. W trybie adresowania 31-bitówgo, zawartość pozycji bitów rejestru ogólnego 1 stanowi adres, a zawartość pozycji bitów 0-32 jest ignorowana. W trybie adresowania 64-bitowgo, zawartość pozycji bitów 0-63 rejestru ogólnego 1 stanowi adres.

6 6 2 3 Kody funkcji dla instrukcji SZYFROWANIE WIADOMOŚCI są przedstawione na fig. 3. Kody funkcji dla instrukcji Szyfrowanie Wiadomości z Łączeniem są przedstawione na fig. 4. Wszystkie inne kody funkcji są nieprzypisane. Funkcja zapytania dostarcza środki wskazujące dostępność innych funkcji. Zawartości rejestrów ogólnych R1, R2 i R1+1 w przypadku funkcji zapytania są ignorowane. W przypadku wszystkich innych funkcji drugi argument jest szyfrowany zgodnie ze wskazaniem przez kod funkcji, z użyciem klucza kryptograficznego w bloku parametru, a wynik jest umieszczany w miejscu pierwszego argumentu. W przypadku instrukcji Szyfrowanie Wiadomości z Łączeniem szyfrowanie również wykorzystuje początkową wartość łączenia w bloku parametrów, i wartość łączenia jest aktualizowana jako część operacji. Pole R1 określa rejestr ogólny i musi wskazywać rejestr o numerze parzystym; w przeciwnym wypadku następuje rozpoznanie wyjątku specyfikacji. Pole R2 wyznacza parę parzysty-nieparzysty rejestrów ogólnych i musi wskazywać rejestr o numerze parzystym; w przeciwnym wypadku następuje rozpoznanie wyjątku specyfikacji. Położenie lewego skrajnego bajtu argumentu pierwszego i drugiego jest określone, odpowiednio, zawartością rejestrów ogólnych R1 i R2. Liczba bajtów w lokacji drugiego argumentu jest określona w rejestrze ogólnym R2+1. Pierwszy argument ma tę samą długość, co drugi argument. Jako część operacji, odbywa się powiększenie adresów w rejestrach ogólnych R1 i R2 o liczbę przetworzonych bajtów, i pomniejszenie długości w rejestrze ogólnym R2+1 o tę samą liczbę. Tworzenie i uaktualnianie adresów i długości zależy od trybu adresowania. W 24-bitowym trybie adresowania, zawartość pozycji bitów rejestrów ogólnych R1 i R2 stanowi adresy argumentów, odpowiednio pierwszego i drugiego, a zawartość pozycji bitów

7 jest ignorowana; bity uaktualnionych adresów zastępują odpowiednie bity w rejestrach ogólnych R1 i R2, przeniesienia z pozycji bitu 40 uaktualnionego adresu są ignorowane, a zawartość pozycji bitów rejestrów ogólnych R1 i R2 jest ustawiana na zero. W 31-bitowym trybie adresowania, zawartość pozycji bitów rejestrów ogólnych R1 i R2 stanowi adresy argumentów, odpowiednio pierwszego i drugiego, a zawartość pozycji bitów 0-32 jest ignorowana; bity uaktualnionych adresów zastępują odpowiednie bity w rejestrach ogólnych R1 i R2, przeniesienia wychodzące z pozycji 33 uaktualnionego adresu są ignorowane, a zawartość pozycji bitów 32 rejestrów ogólnych R1 i R2 jest ustawiana na zero. W 64-bitowym trybie adresowania, zawartość pozycji bitów 0-63 rejestrów ogólnych R1 i R2 stanowi adresy argumentów, odpowiednio pierwszego i drugiego; bity 0-63 uaktualnionych adresów zastępują zawartość rejestrów ogólnych R1 i R2, a przeniesienia z pozycji bitów 0 są ignorowane. Zarówno w 24-bitowym trybie adresowania, jak i 31-bitowym, zawartość pozycji bitów rejestru ogólnego R2+1 stanowi 32-bitową liczbę całkowitą binarną bez znaku, która określa liczbę bajtów w argumentach, pierwszym i drugim, a zawartość pozycji bitów 0-31 jest ignorowana; bity wartości uaktualnionej zastępują odpowiednie bity w rejestrze ogólnym R2+1. W trybie adresowania 64-bitowgo, zawartość pozycji bitów 0-63 rejestru ogólnego R2+1 tworzy 64-bitową binarną liczbę całkowitą bez znaku, która określa liczbę bajtów w argumentach, pierwszym i drugim; i ta wartość uaktualniona zastępuje zawartość rejestru ogólnego R2+1. W 24-bitowym lub 31-bitowym trybie adresowania, zawartość pozycji bitów 0-31 rejestrów ogólnych R1, R2 i R2+1, zawsze pozostaje niezmieniona. Fig. przedstawia zawartość tych opisanych rejestrów ogólnych. W trybie rejestru dostępu, rejestry 1, R1, i R2 dostępu wyznaczają przestrzenie adresowe zawierające blok parametru, argumenty, odpowiednio pierwszy i drugi.

8 8 Wynik jest otrzymywany, jak gdyby przetwarzanie rozpoczynało się na lewym końcu obu argumentów, pierwszego i drugiego, i przechodziło na prawo, blok za blokiem. Operacja zostaje zakończona, kiedy została przetworzona i umieszczona w lokacji pierwszego argumentu wyszczególniona w rejestrze ogólnym R2+1 liczba bajtów drugiego argumentu (tak zwane zakończenie normalne) lub, kiedy została przetworzona liczba bloków wyznaczona przez CPU, która jest mniejsza od długości drugiego argumentu (tak zwane zakończenie częściowe). Liczba bloków wyznaczana przez CPU zależy od modelu i może być różna za każdym razem, kiedy instrukcja jest wykonywana. Wyznaczana przez CPU liczba bloków jest zwykle niezerowa. W niektórych nadzwyczajnych sytuacjach liczba ta może wynosić zero, i kod warunków3 może być ustawiony bez postępu do przodu. Jednak ochronę przed ponownym wystąpieniem takiego przypadku takiego przypadku bez postępu zapewnia CPU. Wyniki w miejscu pierwszego argumentu i polu wartości łączenia są nieprzewidywalne, jeżeli wystąpi dowolna z wymienionych poniżej sytuacji: 1. Pole klucza kryptograficznego zachodzi na jakąś część pierwszego argumentu. 2. Pole wartości łączenia zachodzi na jakąś część pierwszego argumentu lub drugiego argumentu Argumenty, pierwszy i drugi, zachodzą w sposób destrukcyjny na siebie. O argumentach mówi się, że zachodzą w sposób destrukcyjny, kiedy lokacja pierwszego argumentu będzie wykorzystywana jako źródło po tym jak dane zostałyby przeniesione do niego, przesuwanie następuje od lewej strony do prawej po jednym bicie. Kiedy operacja kończy się z powodu zakończenia normalnego, ustawiany jest kod warunków 0 i wynikowa wartość w R2+1 jest zerowa. Kiedy operacja kończy się z powodu zakończenia

9 9 2 częściowego, ustawiany jest kod warunków 3 i wynikowa wartość w R2+1 jest niezerowa. Kiedy rozpoznane zostaje zdarzenie PER zmiany pamięci, to przed zgłoszeniem zdarzenia w lokacjach pierwszego argumentu zostaje zapisanych mniej niż 4k dodatkowych bajtów. Kiedy długość drugiego argumentu jest na wstępie równa zeru, to nie jest realizowany dostęp do bloku parametru, argumentów pierwszego i drugiego, rejestry ogólne R1, R2 i R2+1 pozostają niezmienione, a kod warunków zostaje ustawiony na 0. Kiedy zawartości pól R1 i R2 są jednakowe, to zawartości wyznaczonych rejestrów są powiększane tylko o liczbę przetworzonych bajtów, a nie o podwójną liczbę przetworzonych bajtów. Widziane przez inne jednostki CPU i programy kanałów, odwołania do bloku parametru i argumentów pamięci mogą być wielokrotnymi odwołaniami dostępu, dostępy do tych lokacji pamięci niekoniecznie dotyczą tego samego bloku, i sekwencja tych dostępów lub odwołań jest nieokreślona. W niektórych sytuacjach nadzwyczajnych, wykonanie instrukcji może kończyć się ustawieniem kodu warunków 3 bez uaktualnienia rejestrów i wartość łączenia, ukazującą ostatni blok przetwarzanych argumentów, pierwszego i drugiego. Rozmiar przetworzonej jednostki w tym przypadku zależy od sytuacji i modelu, lecz jest ograniczony tak, aby części każdego z argumentów, pierwszego i drugiego, które zostały przetworzone i nie zostały zgłoszone, nie spowodowały zachodzenia w pamięci. We wszystkich przypadkach następuje ustawienie bitów zmiany i jeśli zachodzi potrzeba, zgłaszane są zdarzenia zmiany pamięci PER dla wszystkich przetworzonych lokacji pierwszego argumentu. Wyjątki dostępu mogą być zgłaszane dla części argumentu większej niż jest przetwarzana przy pojedynczym wykonaniu instrukcji; jednak, wyjątki dostępu nie są rozpoznawane w

10 przypadku lokacji znajdujących się dalej niż w odległości 4 kilobajtów poza miejscem aktualnie przetwarzanym. Symbole stosowane w opisach funkcji W dalszej części opisu funkcji SZYFROWANIE WIADOMOŚCI (KM) i SZYFROWANIE WIADOMOŚCI Z ŁĄCZENIEM (KMC) stosuje się symbole wymienione poniżej. W przypadku funkcji algorytmu szyfrowania danych (DEA - data-encryption-algorithm), bit parzystości klucza DEA w każdym bajcie klucza jest ignorowany, a operacja przebiega normalnie, niezależnie od parzystości klucza DEA. Dodatkowy opis tego algorytmu szyfrowania danych można znaleźć w publikacji Data Encryption Algorithm (Algorytm szyfrowania danych), ANSI-X , American National Standard for Information Systems (Amerykańska Norma Państwowa dla Systemów Informacji). Fig. 6 przedstawia symbol funkcji dla operacji wyłączne LUB na poziomie bitów. Fig. 7 przedstawia symbole szyfrowania i deszyfrowania DEA. Zapytanie KM (kod funkcji KM 0) 2 Lokacje argumentów i adresów wykorzystywanych przez instrukcję są takie, jak przedstawione na fig.. Blok parametru używany dla funkcji Zapytania KM ma format przedstawiony Fig. 8. W bloku parametru jest zapisane 128-bitów słowo stanu. Bity tego pola odpowiadają kodom funkcyjnym instrukcji SZYFROWANIE WIADOMOŚCI (KM).Kiedy bit ma wartość jeden, odpowiednia funkcja jest zainstalowana; w przeciwnym przypadku funkcja nie jest zainstalowana. Kod warunków 0 jest ustawiany, kiedy kończy się wykonywanie funkcji Zapytania KM; kod warunków 3 do tej funkcji nie ma zastosowania.

11 11 KM-DEA (kod funkcji KM 1) Lokalizacje argumentów i adresów wykorzystywanych przez instrukcję są takie, jak przedstawione na fig.. Blok parametru używany dla funkcji KM-DEA ma format przedstawiony Fig. 9. Kiedy bit modyfikator w rejestrze ogólnym 0 ma wartość zerową, jest realizowana operacja szyfrowania. 8-bitów bloki (P1, P2,, Pn) tekstu jawnego w argumencie 2 są szyfrowane z zastosowaniem algorytmu DEA z 64-bitowym kluczem kryptograficznym w bloku parametru. Każdy blok jawnego tekstu jest szyfrowany niezależnie; to znaczy operacja szyfrowania jest wykonywana bez łączenia. Bloki (C1, C2,, Cn) tekstu szyfrowanego są przechowywane w argumencie 1. Operację przedstawiono na fig. Kiedy bit modyfikator w rejestrze ogólnym 0 ma wartość jeden, jest realizowana operacja deszyfrowania. 8-bitowe bloki (C1, C2,, Cn) tekstu szyfrowanego w argumencie 2 są deszyfrowane z zastosowaniem algorytmu DEA z 64-bitowym kluczem kryptograficznym w bloku parametru. Każdy blok tekstu szyfrowanego jest deszyfrowany niezależnie; to znaczy operacja deszyfrowania jest wykonywana bez łączenia. Bloki (P1, P2,, Pn) tekstu jawnego są zapisywane w argumencie 1. Operację deszyfrowania KM-DEA przedstawiono na fig. 11. KM-TDEA-128 (kod funkcji KM 2) 2 Lokalizacje argumentów i adresy wykorzystywane przez instrukcję są takie, jak przedstawione na fig.. Blok parametru używany do funkcji KM-TDEA-128 przedstawiono na fig. 12. Kiedy bit modyfikator w rejestrze ogólnym 0 ma wartość zerową, jest realizowana operacja szyfrowania. 8-bitowe bloki (P1, P2,, Pn) tekstu jawnego w argumencie 2 są szyfrowane z zastosowaniem algorytmu TDEA (trzykrotnego DEA ) z dwoma 64- bitowymi kluczami kryptograficznymi w bloku parametru. Każdy blok jawnego tekstu jest szyfrowany niezależnie; to znaczy

12 12 operacja szyfrowania jest wykonywana bez łączenia. Bloki (C1, C2,, Cn) tekstu szyfrowanego są przechowywane w argumencie 1. Operację szyfrowania KM-TDEA-128 przedstawiono na fig. 13. Kiedy bit modyfikator w rejestrze ogólnym 0 ma wartość jeden, jest realizowana operacja deszyfrowania. 8-bitowe bloki (C1, C2,, Cn) tekstu szyfrowanego w argumencie 2 są deszyfrowane z zastosowaniem algorytmu TDEA z dwoma 64- bitowymi kluczami kryptograficznymi w bloku parametru. Każdy blok tekstu szyfrowanego jest deszyfrowany niezależnie; to znaczy operacja deszyfrowania jest wykonywana bez łączenia. Bloki (P1, P2,, Pn) tekstu jawnego są zapisywane w argumencie 1. Operację deszyfrowania KM-TDEA-128 przedstawiono na fig. 14. KM-TDEA-192 (kod funkcji KM 3) 2 Lokalizacje argumentów i adresy wykorzystywane przez instrukcję są takie, jak przedstawione na fig.. Blok parametru używany do funkcji KM-TDEA-192 ma format przedstawiony na fig.. Kiedy bit modyfikator w rejestrze ogólnym 0 ma wartość zerową, jest realizowana operacja szyfrowania. 8-bitowe bloki (P1, P2,, Pn) tekstu jawnego w argumencie 2 są szyfrowane z zastosowaniem algorytmu TDEA z trzema 64-bitowymi kluczami kryptograficznymi w bloku parametru. Każdy blok jawnego tekstu jest szyfrowany niezależnie; to znaczy operacja szyfrowania jest wykonywana bez łączenia. Bloki (C1, C2,, Cn) tekstu szyfrowanego są przechowywane w argumencie 1. Operację szyfrowania KM-TDEA-192 przedstawiono na fig. 16. Kiedy bit modyfikator w rejestrze ogólnym 0 ma wartość jeden, jest realizowana operacja deszyfrowania. 8-bitowe bloki (C1, C2,, Cn) tekstu szyfrowanego w argumencie 2 są deszyfrowane z zastosowaniem algorytmu TDEA z trzema 64- bitowymi kluczami kryptograficznymi w bloku parametru. Każdy blok tekstu szyfrowanego jest deszyfrowany niezależnie; to znaczy operacja deszyfrowania jest wykonywana bez łączenia.

13 13 Bloki (P1, P2,, Pn) tekstu jawnego są zapisywane w argumencie 1. Operację deszyfrowania KM-TDEA-192 przedstawiono na fig. 17. Zapytanie KMC (kod funkcji KMC 0) Lokacje argumentów i adresy wykorzystywane przez instrukcję są takie, jak przedstawione na fig.. Blok parametru używany do funkcji Zapytanie KMC ma format przedstawiony na fig. 18. W bloku parametru jest zapisane 128-bitów słowo stanu. Bity tego pola odpowiadają kodom funkcyjnym instrukcji SZYFROWANIE WIADOMOŚCI Z ŁĄCZENIEM (KMC). Kiedy bit ma wartość jeden, odpowiednia funkcja jest zainstalowana; w przeciwnym przypadku funkcja nie jest zainstalowana. Kod warunków 0 jest ustawiany, kiedy kończy się wykonywanie funkcji Zapytania KMC; kod warunków 3 do tej funkcji nie ma zastosowania. KMC-DEA (kod funkcji KMC 1) 2 Lokalizacje argumentów i adresów wykorzystywanych przez instrukcję są takie, jak przedstawione na fig.. Blok parametru używany dla funkcji KMC-DEA ma format przedstawiony Fig. 19. Kiedy bit modyfikator w rejestrze ogólnym 0 ma wartość zerową, jest realizowana operacja szyfrowania. 8-bitowe bloki (P1, P2,, Pn) tekstu jawnego w argumencie 2 są szyfrowane z zastosowaniem algorytmu DEA z 64-bitowym kluczem kryptograficznym i 64-bitową wartością łączenia w bloku parametru Wartość łączenia, zwany początkową wartością łączenia (ICV - initial chaining value), do wyprowadzania pierwszego bloku szyfrowanego, jest wartością łączenia w bloku parametru; wartość łączenia do wyprowadzania każdego następnego bloku szyfrowanego jest odpowiednim poprzednim blokiem tekstu szyfrowanego. Bloki (C1, C2,, Cn) tekstu szyfrowanego są

14 14 przechowywane w argumencie 1. Ostatni szyfrowany blok jest wyjściową wartością łączenia (OCV - output chaining value) i jest zapisywany w polu wartości łączenia bloku parametru. Operację szyfrowania KMC-DEA przedstawiono na fig.. Kiedy bit modyfikator w rejestrze ogólnym 0 ma wartość jeden, jest realizowana operacja deszyfrowania. 8-bitowe bloki (C1, C2,, Cn) tekstu szyfrowanego w argumencie 2 są deszyfrowane z zastosowaniem algorytmu DEA z 64-bitowym kluczem kryptograficznym i 64-bitową wartością łączenia w bloku parametru. Wartość łączenia, zwana początkową wartością łączenia (ICV), do otrzymywania pierwszego bloku tekstu jawnego, znajduje się w bloku parametru; wartość łączenia do otrzymywania każdego następnego bloku szyfrowanego jest odpowiednim poprzednim blokiem tekstu szyfrowanego. Bloki (P1, P2,, Pn) tekstu jawnego są zapisywane w argumencie 1. Ostatni szyfrowany blok jest wyjściową wartością łączenia (OCV) i jest zapisywany w polu wartości łączenia bloku parametru. Operację deszyfrowania KMC-DEA przedstawiono na fig. 21. KMC-TDEA-128 (kod funkcji KMC 2) 2 Lokacje argumentów i adresy wykorzystywane przez instrukcję są takie, jak przedstawione na fig.. Blok parametru używany do funkcji KMC-TDEA-128 ma format przedstawiony na fig. 22. Kiedy bit modyfikator w rejestrze ogólnym 0 ma wartość zerową, jest realizowana operacja szyfrowania. 8-bitowe bloki (P1, P2,, Pn) tekstu jawnego w argumencie 2 są szyfrowane z zastosowaniem algorytmu TDEA z dwoma 64-bitowymi kluczami kryptograficznymi w bloku parametru i 64-bitową wartością łączenia w bloku parametru. Wartość łączenia, zwana początkową wartością łączenia (ICV) do otrzymywania pierwszego bloku tekstu, jest to wartość łączenia w bloku parametru; wartość łączenia do otrzymywania

15 każdego następnego bloku szyfrowanego jest odpowiednim poprzednim blokiem tekstu szyfrowanego. Bloki (C1, C2,, Cn) tekstu szyfrowanego są zapisywane w argumencie 1. Ostatni szyfrowany blok jest wyjściową wartością łączenia (OCV) i jest zapisywana w polu wartości łączenia bloku parametru. Operację KMC-DEA-128 szyfrowania przedstawiono na fig. 23 Kiedy bit modyfikator w rejestrze ogólnym 0 ma wartość jeden, jest realizowana operacja deszyfrowania. 8-bitowe bloki (C1, C2,, Cn) tekstu szyfrowanego w argumencie 2 są deszyfrowane z zastosowaniem algorytmu TDEA z dwoma 64- bitowymi kluczami kryptograficznymi i 64-bitową wartością łączenia w bloku parametru. Wartość łączenia, zwana początkową wartością łączenia (ICV), do otrzymywania pierwszego bloku tekstu jawnego, znajduje się w bloku parametru; wartość łączenia do otrzymywania każdego następnego bloku szyfrowanego jest odpowiednim poprzednim blokiem tekstu szyfrowanego. Bloki (P1, P2,, Pn) tekstu jawnego są zapisywane w argumencie 1. Ostatni szyfrowany blok jest wyjściową wartością łączenia (OCV) i jest zapisywany w polu wartości łączenia bloku parametru. Operację KMC-TDEA-128 przedstawiono na fig. 24. KMC-TDEA-192 (kod funkcji KMC 3) 2 Lokalizacje argumentów i adresów wykorzystywanych przez instrukcję są takie, jak przedstawione na fig.. Blok parametru używany dla funkcji KMC-TDEA-192 ma format przedstawiony Fig. 2. Kiedy bit modyfikator w rejestrze ogólnym 0 ma wartość zerową, jest realizowana operacja szyfrowania. 8-bitowe bloki (P1, P2,, Pn) tekstu jawnego w argumencie 2 są szyfrowane z zastosowaniem algorytmu TDEA z trzema 64-bitowymi kluczami kryptograficznymi i 64-bitową wartością łączenia w bloku parametru Wartość łączenia, zwany początkową wartością łączenia (ICV) do otrzymywania pierwszego bloku szyfrowanego jest

16 16 wartością łączenia w bloku parametru; wartość łączenia do otrzymywania każdego następnego bloku szyfrowanego jest odpowiednim poprzednim blokiem tekstu szyfrowanego. Bloki (C1, C2,, Cn) tekstu szyfrowanego są przechowywane w argumencie 1. Ostatni szyfrowany blok jest wyjściową wartością łączenia (OCV) i jest zapisywany w polu wartości łączenia bloku parametru. Operację KMC-TDEA-192 szyfrowania przedstawiono na fig. 26. Kiedy bit modyfikator w rejestrze ogólnym 0 ma wartość jeden, jest realizowana operacja deszyfrowania. 8-bitowe bloki (C1, C2,, Cn) tekstu szyfrowanego w argumencie 2 są deszyfrowane z zastosowaniem algorytmu TDEA z trzema 64- bitowymi kluczami kryptograficznymi i 64-bitową wartością łączenia w bloku parametru. Wartość łączenia, zwana początkową wartością łączenia (ICV) do otrzymywania pierwszego bloku tekstu jawnego znajduje się w bloku parametru; wartość łączenia do otrzymywania każdego następnego bloku szyfrowanego jest odpowiednim poprzednim blokiem tekstu szyfrowanego. Bloki (P1, P2,, Pn) tekstu jawnego są zapisywane w argumencie 1. Ostatni szyfrowany blok jest wyjściową wartością łączenia (OCV) i jest przechowywany w polu wartości łączenia bloku parametru. Operację deszyfrowania KMC-TDEA-192 przedstawiono na fig. 27. Stany specjalne dla KM i KMC 2 Rozpoznanie wyjątku specyfikacji i niepodejmowanie innego działania następuje w dowolnej z poniższych sytuacji: 1. Bity 7-63 rejestru ogólnego 0 wskazują nieprzypisany lub odinstalowany kod funkcji. 2. Pole R1 lub R2 wskazuje rejestr o numerze nieparzystym lub rejestr ogólny Długość drugiego argumentu nie jest wielokrotnością rozmiaru bloku danych wskazywanej funkcji (wyznaczanie rozmiarów bloku danych funkcji SZYFROWANIE WIADOMOŚCI - zobacz fig. 7-3 na stronie 7-3; wyznaczanie rozmiarów

17 17 bloku danych funkcji SZYFROWANIE WIADOMOŚCI Z ŁĄCZENIEM - zobacz fig. 7-4 na stronie 7-3). Stan wyjątku specyfikacji nie ma zastosowania do funkcji zapytania. Wynikowy kod stanu: 0 Zakończenie normalne Zakończenie częściowe Wyjątki programu: Dostęp (pobierać, argument 2 i klucz kryptograficzny; przechować, argument 1; pobrać i przechować wartość łączenia) Operacja (jeżeli nie jest zainstalowane wspomaganie ochrony wiadomości. Specyfikacja Fig. 28 zawiera tabelę ukazującą priorytet wykonywania KM i KMC. Specyfikacja: 2 1. Kiedy ustawiony jest kod warunków 3, rejestry ogólne zawierające adresy i długość argumentu oraz, w przypadku Szyfrowania Wiadomości z Łączeniem, wartość łączenia w bloku parametru, są zwykle uaktualniane tak, że program może po prostu odgałęzić się z powrotem do tej instrukcji kontynuując działanie. W przypadku sytuacji nadzwyczajnych jednostka CPU zapewnia zabezpieczenie przed nieskończonym powtarzaniem zdarzenia bez postępu przetwarzania, jak również ochronę przed ustawieniem kodu warunków 3, kiedy część

18 18 przeznaczonych do ponownego przetwarzania argumentów zachodzi częściowo na siebie nawzajem w pamięci. Dzięki temu program może bezpiecznie odgałęziać się wstecz do tej instrukcji, ilekroć zostaje ustawiony kod warunków 3, bez ryzyka wystąpienia nieskończonej pętli i bez niebezpieczeństwa niewłaściwego ponowienia instrukcji. 2. Jeżeli długość drugiego argumentu jest na wstępie niezerowa i ustawiony jest kod warunków 0, rejestry są uaktualniane w ten sam sposób co w przypadku kodu warunków 3. W przypadku Szyfrowania Wiadomości z Łączeniem, wartość łączenia jest taka, że możliwe jest przetwarzanie dodatkowych argumentów, jak gdyby były one częścią tego samego łańcucha. 3. Przy zapisie w pamięci, argumenty, pierwszy i drugi, mogą pokrywać się dokładnie lub punkt początkowy pierwszego argumentu może znajdować się na lewo od punktu początkowego drugiego argumentu. W obu przypadkach zachodzenie nie jest niszczące. KOPROCESOR KRYPTOGRAFICZNY 2 W korzystnym przykładzie wykonania stosowany jest koprocesor kryptograficzny, który może być wykorzystywany z instrukcjami opisanymi w niniejszym dokumencie, i może realizować szyfrowanie wiadomości i pomagać w wielu zadaniach łączenia wiadomości, które mogą być stosowane do łączenia i wykorzystania kryptograficznego z odpowiednimi instrukcjami, Fig. 29 przedstawia koprocesor kryptograficzny według wynalazku, który jest bezpośrednio przyłączony do ścieżki danych wspólnej dla wszystkich wewnętrznych jednostek wykonawczych mikroprocesora uniwersalnego, i który ma kilka potoków wykonania. Magistrala wewnętrzna (1) mikroprocesora jest wspólna dla wszystkich innych jednostek wykonawczych dołączonych do kryptograficznej jednostki sterującej 2, i jednostka sterująca obserwuje magistralę wyszukując instrukcje, które ma wykonywać.

19 Kryptograficzna jednostka sterująca stanowi koprocesor kryptograficzny przyłączony bezpośrednio do ścieżki danych wspólnej dla wszystkich wewnętrznych jednostek wykonawczych centralnej jednostki przetwarzającej na mikroprocesorze uniwersalnym z dostępnym sprzętem (E 0, E n ) lub dla pewnej ich kombinacji (w przypadku centralnej jednostki sterującej według korzystnego przykładu wykonania, z kilkoma potokami wykonania). Po napotkaniu instrukcji kryptograficznej w rejestrze rozkazów 3, jednostka sterująca 2 wywołuje z dostępnego sprzętu odpowiedni algorytm. Dana argumentu jest dostarczana przez tę samą wewnętrzną magistralę mikroprocesorową za pośrednictwem wejściowego rejestru FIFO 4. Po zakończeniu operacji następuje ustawienie flagi rejestru stanu 6, a wyniki są dostępne do odczytu na wyjściu rejestru FIFO. Przedstawiony korzystny przykład wykonania niniejszego wynalazku jest zaprojektowany z możliwością rozszerzania dla objęcia tylu maszyn sprzętowych, ile jest wymaganych przez konkretną implementację zależnie od docelowej wydajności systemu. Ścieżki danych do rejestrów wejściowych i wyjściowych 7 są wspólne dla wszystkich maszyn. W korzystnym wykonaniu wynalazku funkcje kryptograficzne są implementowane w sprzęcie bloku wykonawczego jednostki CPU, i ta implementacja zapewnia mniejszą czas oczekiwania w przypadku operacji wywoływania i realizacji operacji szyfrowania i zwiększa wydajność. Zmniejszenie czasu oczekiwania znacznie zwiększa przepustowość procesorów uniwersalnych w systemach często wykonujących operacje szyfrowania, zwłaszcza, kiedy chodzi tylko o niewielkie ilości danych. Umożliwia to implementację, która może znacznie przyspieszyć procesy zaangażowane w bieżącą ochronę transakcji. Większość często spotykanych metod bieżącego zabezpieczania transakcji wykorzystuje zestaw trzech algorytmów. Pierwszy algorytm jest stosowany tylko jeden raz w sesji i może być zaimplementowany w sprzęcie lub

20 2 3 oprogramowaniu, natomiast inne operacje są wywoływane przy każdej transakcji w sesji, i niniejszy wynalazek pozwala wyeliminować zarówno koszt w postaci czasu oczekiwania wywoływania sprzętu zewnętrznego, jak i koszt w postaci czasu potrzebnego na wykonanie algorytmu w oprogramowaniu. Na fig. przedstawiono ideowo, jak można zaimplementować to, co w korzystnym przykładzie wykonania twórcy niniejszego wynalazku zaimplementowali w dużym komputerze zaopatrzonym w opisany powyżej mikroprocesor, który może być efektywnie wykorzystywany, jak sprawdzono eksperymentalnie w IBM, w opracowanych dla rynkowej wersji komputera z możliwością stosowania długich przemieszczeń instrukcji w formacie używanym przez osoby opracowujące programy komputerowe, obecnie zwykle pracujące w języku C. Te formaty instrukcji przechowywane na nośniku pamięciowym mogą być wykonywane normalnie w serwerze Z/Architecture IBM bądź alternatywnie w maszynach realizujących inne rodzaje architektury. Mogą one być emulowane w istniejących obecnie i w przyszłych dużych serwerach IBM i na innych maszynach IBM (na przykład serwery pseries i xseries). Mogą one być wykonywane na maszynach pracujących z systemem Linux lub na różnorodnych maszynach wykorzystujących sprzęt wytwarzany przez IBM, Intel, AMD, Sun Microsystems i innych. Poza realizacją na tym sprzęcie w strukturze Z/Architecture, może być wykorzystywany Linux, jak również wykorzystujące emulację maszyny Hercules, UMX, FXI lub Platform Solutions, gdzie generalnie wykonywanie odbywa się w trybie emulacji. W trybie emulacji, konkretna emulowana instrukcja jest dekodowana i budowany jest podprogram implementujący daną instrukcję, na przykład z użyciem podprogramu w C lub sterownika, bądź też dowolnego innego sposobu zapewnienia sterownika dla konkretnego sprzętu, co jest dla specjalisty zrozumiałe na podstawie opisu korzystnego przykładu wykonania. Różne patenty dotyczące emulacji programowej i sprzętowej obejmujące, choć nie wyłącznie US 13, US , US74873, US682, US i

21 US79082, przedstawiają różne znane drogi osiągnięcia emulacji formatu instrukcji zaprojektowanego dla innej maszyny, na maszynie docelowej dostępnej dla specjalisty, jak również osiągalne w handlu metody programowe wykorzystywane w powyższych publikacjach. W korzystnym przykładzie wykonania znane formaty instrukcji z dawniej stosowanymi długimi przesunięciami w przypadku nie-superskalarnej postaci instrukcji tworzą adres zapamiętania argumentu przez zsumowanie rejestru podstawowego i przesunięcia 12-bitówgo bez znaku lub rejestru podstawowego, rejestru modyfikacji i przesunięcia 12-bitowgo bez znaku, a nowe formaty instrukcji z długim przesunięciem tworzą adres zapamiętania argumentu przez zsumowanie rejestru podstawowego i przesunięcia -bitowgo bez znaku lub rejestru podstawowego, rejestru modyfikacji i przesunięcia -bitówgo bez znaku. Jak to pokazano na fig., te instrukcje są wykonywane sprzętowo przez procesor lub z emulacją wspomnianego zestawu instrukcji za pomocą oprogramowania na komputerze mającym inny naturalny zestaw instrukcji. Na fig., #01 wskazuje magazyn pamięciowy komputera zawierający instrukcje i dane. Instrukcje z długimi przemieszczeniami opisane według niniejszego wynalazku powinny być wstępnie zapisane w tym komputerze. #02 wskazuje mechanizm do pobierania instrukcji z pamięci komputera i może również obejmować lokalne buforowanie tych pobranych przez siebie instrukcji. Następnie surowe instrukcje są przenoszone do dekodera instrukcji, #03, który określa, jakiego typu instrukcja została pobrana. #04 wskazuje mechanizm do wykonywania instrukcji. Może on obejmować załadowywanie danych z pamięci #01 do rejestru lub wykonywanie pewnego typu operacji arytmetycznej lub logicznej. Ten dokładny typ operacji, które mają być wykonywane, został określony uprzednio przez dekoder instrukcji. W niniejszym przypadku byłyby wykonywane opisane w związku z wynalazkiem instrukcje z długim przemieszczeniem. Jeżeli instrukcje z długim

22 22 2 przemieszczeniem są wykonywane naturalnie w systemie komputerowym, to wtedy ten schemat zostaje wykonany, jak to opisano powyżej. Natomiast, jeżeli pewna architektura zestawu instrukcji, zawierająca instrukcje z długimi przemieszczeniami, jest emulowana na innym komputerze, to powyższy proces powinien być zaimplementowany w oprogramowaniu na komputerze nadrzędnym, #0. W tym przypadku, wymienione powyżej mechanizmy byłyby typowo zaimplementowane jako jeden lub więcej podprogramów w oprogramowaniu emulacyjnym. W obu przypadkach odbywa się pobranie, zdekodowanie i wykonanie instrukcji. Dokładniej, te zaprojektowane instrukcje mogą być stosowane w strukturze komputerowej z wykorzystaniem istniejących formatów instrukcji z przemieszczeniem 12-bitowym bez znaku, służącym do tworzenia adresu zapamiętywania argumentu, jak również w strukturze z dodatkowymi formatami instrukcji, które zapewniają więcej bitów przesunięcia, korzystnie bitów, które obejmują rozszerzone przemieszczenie ze znakiem, służące do tworzenia adresu przechowywania argumentu. Te zaprojektowane instrukcje architektury komputerowej stanowią oprogramowanie komputera, przechowywane na komputerowym nośniku pamięciowym w celu tworzenia kodu sterującego pracą procesora, wykorzystujące oprogramowanie procesora i zawierające kod instrukcji do wykorzystania przez kompilator lub emulator/interpreter, który jest przechowywany na komputerowym nośniku pamięciowym 01, i w którym pierwsza część kodu instrukcji zawiera kod operacji, która określiła operację przeznaczoną do wykonana, i drugą część, która wyznacza argumenty biorące w niej udział. Instrukcje z długim przemieszczeniem umożliwiają wyznaczanie adresów dodatkowych jako bezpośrednich, z wykorzystaniem instrukcji funkcji długiego przemieszczenia. Jak to przedstawiono na fig., instrukcje te są wykonywane w części sprzętowej komputera przez procesor lub z

23 emulacją zestawu instrukcji w oprogramowaniu działającym na komputerze mającym inny własny zestaw instrukcji. Zgodnie ze architekturą komputerową według korzystnego przykładu wykonania niniejszego wynalazku, pole przemieszczenia jest zdefiniowane jako złożone z dwóch części, przy czym najmniej znacząca część złożona z 12 bitów ma oznaczenie DL, DL1 dla argumentu 1 lub DL2 dla argumentu 2, a część najbardziej znacząca licząca 8 bitów ma oznaczenie DH, DH1 dla argumentu 1 lub DH2 dla argumentu 2. Ponadto, w korzystnym przykładzie wykonania architektura komputerowa obejmuje taki format instrukcji, w którym kod operacji znajduje się na pozycjach bitów 0 do 7 i 40 do 47, rejestr docelowy oznaczony R1 w pozycjach bitów 8 do 11, rejestr modyfikacji oznaczony X2 na pozycjach bitów 12 do, rejestr podstawowy oznaczony B2 na pozycjach bitów 16 do 19, przemieszczenie złożone z dwóch części z pierwszą częścią oznaczoną DL2 na pozycjach bitów do 31 i drugą częścią oznaczoną DH2 na pozycjach bitów 32 do 39. Ta architektura komputerowa obejmuje taki format instrukcji, w którym kod operacji znajduje się na pozycjach bitów 0 do 7 i 40 do 47, rejestr docelowy oznaczony R1 na pozycjach bitów 8 do 11, rejestr źródłowy oznaczony R3 na pozycjach bitów 12 do, rejestr podstawowy oznaczony B2 na pozycjach bitów 16 do 19, przemieszczenie złożone z dwóch części, z pierwszą częścią oznaczoną DL2 na pozycjach bitów do 31 i drugą częścią oznaczoną DH2 na pozycjach bitów 32 do 39. Ponadto, instrukcje architektury komputerowej według wynalazku, mając możliwość realizacji funkcji długiego przemieszczenia, obejmują taki format instrukcji, w którym kod operacji znajduje się na pozycjach bitów 0 do 7 i 40 do 47, rejestr docelowy oznaczony R1 na pozycjach bitów 8 do 11, wartość maski, oznaczoną M3 na pozycjach bitów 12 do, rejestr podstawowy oznaczony B2 na pozycjach bitów 16 do 19, przemieszczenie złożone z dwóch części, z pierwszą częścią

24 24 2 oznaczoną DL2 na pozycjach bitów do 31 i drugą częścią oznaczoną DH2 na pozycjach bitów 32 do 39. Jak to pokazano, w korzystnym przykładzie wykonania architektura komputerowa według wynalazku z możliwością realizacji funkcji długiego przemieszczenia ma taki format instrukcji, w którym kod operacji znajduje się na pozycjach bitowych 0 do 7 i 40 do 47, wartość pośrednia zwana I2 na pozycjach bitów 8 do, rejestr podstawowy zwany B2 na pozycjach bitów 16 do 19, przemieszczenie złożone z dwóch części, z pierwszą częścią zwaną DL1 na pozycjach bitów do 31 i drugą częścią zwaną DH1 na pozycjach bitów 32 do 39. Architektura komputerowa według wynalazku z możliwością realizacji funkcji długiego przemieszczenia działa efektywnie przy stosowaniu nowych instrukcji, które są tworzone tak, że wykorzystują tylko format instrukcji z przeniesieniem - bitowym bez znaku. W specjalnym korzystnym przykładzie wykonania architektury komputerowej według wynalazku wykorzystywane są instrukcje istniejące, o formacie instrukcji, który obejmuje tylko przemieszczenie 12-bitów bez znaku, i które obecnie są określane jako objęte nowymi formatami instrukcji określanymi tak, że zawierają albo istniejącą wartość przeniesienia, 12- bitową bez znaku, kiedy wszystkie 8 starszych bitów przemieszczenia, w polu DH mają wartość zerową, albo wartość -bitową ze znakiem, kiedy 8 starszych bitów przemieszczenia, w polu DH ma wartość niezerową. Urządzenie do szyfrowania lub deszyfrowania zawartości pamięci środowiska komputerowego, przy czym urządzenie zawiera: środki do wyznaczania, za pośrednictwem instrukcji, jednostki pamięci do szyfrowania lub deszyfrowania; i środki do szyfrowania lub deszyfrowania jednostki pamięci.

25 2 Zastrzeżenia patentowe 1. Sposób szyfrowania lub deszyfrowania zawartości pamięci środowiska komputerowego, przy czym sposób obejmuje: wyznaczanie, za pośrednictwem instrukcji mikroprocesora, jednostki pamięci do szyfrowania lub deszyfrowania; i 2 szyfrowanie lub deszyfrowanie jednostki pamięci; znamienny tym, że instrukcja jest przyporządkowana do pola, które identyfikuje wartość kodu funkcji i innego pola, które identyfikuje wartość bitu modyfikatora, a procesor wykonujący instrukcję, na podstawie wartości kodu funkcji, i bitu modyfikatora ocenia, czy instrukcja przeznaczona do wykonania jest operacją szyfrowania, czy deszyfrowania; i zgodnie z którym jedna dodatkową wartość kodu funkcji odpowiada operacji zapytania, która powoduje zapisanie słowa stanu w bloku parametru, przy czym słowo stanu zawiera pewien zbiór bitów, i kiedy bit słowa stanu ma wartość binarną 1, to wtedy ten bit oznacza wartość kodu funkcji odpowiadającej funkcji zainstalowanej, a kiedy bit słowa stanu ma wartość binarną 0, to wtedy ten bit oznacza wartość kodu funkcji odpowiadającej funkcji niezainstalowanej. 2. Sposób według zastrz. 1, w którym instrukcja podczas wykonywania przez procesor zapisuje wynik szyfrowania lub deszyfrowania w pierwszym argumencie. 3. Sposób według zastrz. 1, w którym, kiedy wartość kodu funkcji odpowiada operacji zapytania, instrukcja zawiera kod operacji bez żadnych innych pól.

26 26 4. Sposób według zastrz. 1, w którym wartość kodu funkcji odpowiada operacji dowolnej z operacji, operacji Zapytania KM, operacji kryptograficznej KM-DEA z kluczem 64-bitowym, operacji kryptograficznej KM-Triple DEA z dwoma kluczami 64- bitowymi lub operacji kryptograficznej KM Triple-DEA z trzema kluczami 64-bitowymi.. Sposób według zastrz. 1, w którym instrukcja występuje w formacie własnym w stosunku do struktury instrukcji procesora. 6. Produkt w postaci programu komputerowego, przechowywany na nośniku pamięci odczytywalnym komputerowo przeznaczony, po uruchomieniu w systemie komputerowym, do zapewnienia informacji dla systemu komputerowego potrzebnych przy realizacji sposobu według dowolnego z zastrz. poprzednich. 7. Urządzenie do szyfrowania lub deszyfrowania zawartości pamięci środowiska komputerowego, przy czym urządzenie zawiera: środki do wyznaczania, za pośrednictwem instrukcji mikroprocesora, jednostki pamięci do szyfrowania lub deszyfrowania; i 2 środki do szyfrowania lub deszyfrowania jednostki pamięci; znamienne tym, że instrukcja jest przyporządkowana do pola, które identyfikuje wartość kodu funkcji, i innego pola, które identyfikuje wartość bitu modyfikatora, a procesor wykonujący instrukcję, na podstawie wartości kodu funkcji i wartości bitu modyfikatora ocenia, czy instrukcja przeznaczona do wykonania jest operacją szyfrowania, czy deszyfrowania; i w którym z którym jedna dodatkowa wartość kodu funkcji odpowiada operacji zapytania, która powoduje zapisanie słowa stanu w bloku parametru, przy czym słowo stanu zawiera pewien zbiór bitów, i kiedy bit słowa stanu ma wartość binarną 1, to wtedy ten bit oznacza wartość kodu funkcji odpowiadającej

27 27 funkcji zainstalowanej, a kiedy bit słowa stanu ma wartość binarną 0, to wtedy ten bit oznacza wartość kodu funkcji odpowiadającej funkcji niezainstalowanej. 8. Urządzenie według zastrz. 7, w którym instrukcja podczas wykonywania przez procesor zapisuje wynik szyfrowania lub deszyfrowania w pierwszym argumencie. 9. Urządzenie według zastrz. 7, w którym kiedy wartość kodu funkcji odpowiada operacji zapytania, instrukcja zawiera kod operacji bez żadnych innych pól.. Urządzenie według zastrz. 7, w którym wartość kodu funkcji odpowiada operacji dowolnej z operacji, operacji Zapytania KM, operacji kryptograficznej KM-DEA z kluczem 64-bitowym, operacji kryptograficznej KM Triple-DEA z dwoma kluczami 64- bitowymi lub operacji kryptograficznej KM Triple-DEA z trzema kluczami 64-bitowymi. 11. Urządzenie według zastrz. 7, w którym instrukcja występuje w formacie własnym w stosunku do struktury instrukcji procesora. International Business Machines Corporation Pełnomocnik:

28 28

29 29

30

31 31

32 32

33 33

34 34

35 3

36 36

37 37

38 38

39 39

40 40

41 41

42 42