POLITECHNIKA KOSZALIŃSKA. Zeszyty Naukowe Wydziału Elektroniki i Informatyki. Nr 3 KOSZALIN 2011

Wielkość: px
Rozpocząć pokaz od strony:

Download "POLITECHNIKA KOSZALIŃSKA. Zeszyty Naukowe Wydziału Elektroniki i Informatyki. Nr 3 KOSZALIN 2011"

Transkrypt

1 POLITECHNIKA KOSZALIŃSKA Zeszt Naukowe Wdziału Elektroniki i Informatki Nr 3 KOSZALIN

2 Zeszt Naukowe Wdziału Elektroniki i Informatki Nr 3 Wdział Elektroniki i Informatki Politechniki Koszalińskiej ISSN 897*74 Przewodnicząc Uczelnianej Rad Wdawniczej Bronisław Słowiński Przewodnicząc Komitetu Redakcjnego Aleks Patrn Komitet Redakcjn Mirosław Maliński Dariusz Gretkowski Krzsztof Bzdra Projekt okładki Tadeusz Walczak Skład, łamanie Maciej Bączek Copright b Wdawnictwo Uczelniane Politechniki Koszalińskiej Koszalin Wdawnictwo Uczelniane Politechniki Koszalińskiej 75*6 Koszalin, ul. Racławicka 5*7 Koszalin, wd. I, ark. wd. 7,, format B*5, nakład 5 egz. Druk: ESUS, Poznań

3 Spis treści Mirosław Maliński... 5 Wspomnienia o profesorze Andrzeju Guzińskim Radosław Łuczak... 9 A gdb tak posterować prądem... Robert Berezowski... 9 Minimalizacja opisów funkcji w algebrze bramek prądowch Łukasz Bartłomiej Chrobak, Mirosław Andrzej Maliński Badania parametrów rekombinacjnch materiałów krzemowch z wkorzstaniem nieniszczącej techniki MFCA opartej na zjawisku modulacji absorpcji na nośnikach swobodnch Dariusz Bernatowicz, Kamil Szmański Realizacja fragmentacji mieszanej w natwnch dokumentach XML Dariusz Jakóbczak Shape Coefficients via Method of Hurwitz-Radon Matrices Leszek Bchto Układ monitorowania sstemu fotowoltaicznego Alicja Kilińska Wiśniewska... 8 Pomiar czasu przetwarzania rozproszonch zaptań w ewoluującch silnikach serwerów baz danch SQL Microsoft Server Wiesław Madej Specjalizowan cfrow sstem predkcjn ciągłm pomiarem odległości Robert Świta, Zbigniew Suszński... Hbrid watershed and region grow segmentation algorithm of color images Anna Witenberg, Maciej Walkowiak... 3 Rozwiązanie równania pola elektrcznego modelującego anten liniowe w dziedzinie czasu Małgorzata Górska, Antoni Drapella Do primar event uncertaint distributions impact top event distribution?

4 Prof. dr hab. inż. Andrzej GUZIŃSKI twórca Wdziału Elektroniki i Informatki Politechniki Koszalińskiej

5 Zeszt Naukowe Wdziału Elektroniki i Informatki, Nr 3, pp. 5 8, Mirosław Maliński Wdział Elektroniki i Informatki Politechnika Koszalińska Wspomnienia o profesorze Andrzeju Guzińskim Profesor Andrzej Guziński urodził się w Tczewie r. Studia wższe ukończł w roku 963 na Wdziale Elektroniki Politechniki Gdańskiej. Na tm samm Wdziale uzskał w 97 roku stopień naukow dr nt. oraz w roku 975 stopień naukow dr hab. Ttuł naukow profesora uzskał w roku 987. Swoją karierę zawodową rozpoczął w ZR Radmor Gdnia, gdzie pracował w latach Od roku 97 rozpoczął pracę na Politechnice Gdańskiej w Insttucie Technologii Elektronicznej jako adiunkt, następnie jako docent, a od roku 99 profesor. W latach związał swoje los zawodowe z Wższą Szkoła Morską w Gdni. Od roku 988 rozpoczął swoją działalność naukową i organizacjną na Politechnice Koszalińskiej (wted Wższej Szkole Inżnierskiej), gdzie z wielką determinacją i ogromną pasją zaczął tworzć ELEKTRONIKĘ od podstaw. W 99 profesor objął funkcję drektora Insttutu Elektroniki, a od 997 do roku zajmował stanowisko dziekana Wdziału Elektroniki. Wbitne uzdolnienia, nadzwczajna pracowitość oraz ogromna intuicja naukowa sprawił, że jego prace naukowe zawsze należał do dziedzin najbardziej aktualnej w określonm czasie i stanowił poważn wkład naukow rozwijając tę dziedzinę. Dziełem profesora bło międz innmi: opracowanie przemsłowej technologii wtwarzania układów hbrdowch w ZR Radmor (963-97), opracowanie pierwszch w Polsce układów hbrdowch i pierwszch konstrukcji z ich zastosowaniem w ZR Radmor ( ), napisanie monografii książkowch z zakresu technologii i konstrukcji układów hbrdowch stanowiącch podsumowanie działalności w latach , wniesienie istotnego wkładu do teorii i realizacji technologicznej filtrów aktwnch RC w szczególności filtrów o stałch rozłożonch (97-976), zainicjowanie i rozwinięcie w Polsce badań z zakresu automatcznego projektowania konstrukcji aparatur elektronicznej i projektowania laoutu układów scalonch VLSI (978-98) kierowanie zespołem, któr opracował sstem automatcznego projektowania obwodów drukowanch dla ZR Radmor (976-98) i sstemu STOLEM do projektowania układów ASIC dla OBREUS w Toruniu, zaproponowanie orginalnej koncepcji scalenia w technologii CMOS filtrów aktwnch, zaproponowanie orginalnej koncepcji sterowania tranzstora MOSFET z zacisków podłoża i zastosowanie jej do konstrukcji wzmacniacz transkonduktancjnch o dużej dnamice, zainicjowanie w Polsce badań nad układami pracującmi w trbie prądowm (99), zaproponowanie orginalnej transformacji układów napięciowch w układ prądowe, zaproponowanie nowej klas filtrów CSC (prądowch filtrów z przełączanmi pojemnościami), utworzenie szkoł naukowej w dziedzinie projektowania układów CMOS, w szczególności układów pracującch w trbie prądowm i projektowania Laoutu układów VLSI, zaprojektowanie orginalnej koncepcji prądowch układów cfrowch. Prace te zaowocował ok. publikacjami naukowmi, z którch wiele ukazało się w najbardziej prestiżowch periodkach naukowch i na konferencjach o zasięgu światowm. Profesor Guziński bł autorem 5 książek. Wpromował 6 doktorów. Tematka rozpraw doktorskich dotczła projektowania układów elektronicznch: filtrów aktwnch, analogowch i cfrowch, laoutu układów VLSI.

6 Uznanie Profesora w środowisku naukowm w kraju i zagranicą zaowocowało wieloma prestiżowmi nagrodami i wróżnieniami w Polsce i za granicą: profesor bł 6-krotnie wróżnion nagrodą MNSzWiT oraz Nagrodą Ministra MEN, recenzował 9 prac doktorskich, 4 habilitacjnch, 4 książki, oraz liczne artkuł, opiniował wnioski o nagrodę Ministra, opracowania przemsłowe, wnioski o grant KBN, raport z zakończonch projektów KBN, profesor bł członkiem wielu komitetów naukowch, komitetu elektroniki i telekomunikacji PAN, członek Sekcji Elektroniki KBN (99-993), profesor kierował współpracą zespołu z uczelniami zagranicznmi, utrzmwał kontakt osobist z wieloma naukowcami zagranicznmi w USA, Niemczech, Francji, Anglii, Japonii i Korei, profesor Guziński pracował także jako Visiting Professor na uczelniach we Francji i Maroku. Profesor dr hab. inż. Andrzej Guziński zrobił bardzo dużo dla nauki. Należ o tm przpominać szczególnie młodm pracownikom, ab zdawali sobie sprawę, że takim jak Profesor Guziński zawdzięczają renomę nauki polskiej, a także jak wiele jeszcze muszą dokonać, ab pójść w jego ślad. Profesor pozostawił po sobie na Wdziale Elektroniki i Informatki PK swoich wchowanków doktorantów w osobach: prof. Krzsztofa Wawrna - Prorektora a następnie Rektora PK dwóch kadencji, prof. H. Budzisza - Dziekana Wdziału dwóch kadencji oraz dr A. Wezgraja obecnie Kanclerza Politechniki Koszalińskiej. Idee naukowe profesora są również kontnuowane na Wdziale w postaci szkoł naukowej układów prądowch. Profesor Andrzej Guziński zmarł przedwcześnie 8.4.r w wieku 6 lat.

7 Zeszt Naukowe Wdziału Elektroniki i Informatki, Nr 3, pp. 9 8, dr inż. Radosław Łuczak Wdział Elektroniki i Informatki Politechniki Koszalińskiej ul. Śniadeckich, 75 4 Koszalin rluczak@ie.tu.koszalin.pl Koszalin, kwiecień czerwiec. A gdb tak posterować prądem... 8 kwietnia r. minęła X rocznica śmierci prof. dr hab. inż. Andrzeja Guzińskiego, pomsłodawc, założciela i pierwszego dziekana Wdziału Elektroniki Politechniki Koszalińskiej. Będąc studentem pierwszego naboru elektroniki w naszm Wdziale poznałem prof. A. Guzińskiego, uczestniczłem w Jego wkładach a dzisiaj kontnuuję także pracę badawczą zapoczątkowaną przez Niego. Niech niniejsz tekst będzie sprawozdaniem z działalności naukowej całego zespołu osób, które swoim zaangażowaniem i pracą przcznił się do rozwoju idei bramki prądowej, wmślonej przez profesora Andrzeja Guzińskiego.. Wprowadzenie Budowa sstemów mieszanch, cfrowo analogowch MADS (Mied Analog Digital Sstem), w jednej strukturze krzemowej napotka na wiele trudności związanch z przenoszeniem zakłóceń, powstającch w części cfrowej, na część analogową. Zmian stanu logicznego w układzie cfrowm powodują skokowe zmian prądu pobieranego ze źródła zasilania. Powstają tzw. szpilki prądowe przenoszone po sznie zasilającej i poprzez podłoże, do części analogowej. Widmo powstającej w chwili przełączenia stanu szpilki zawiera szereg częstotliwości mieszczącch się w paśmie roboczm części analogowej układu. Dochodzi w ten sposób do powstawania zakłóceń, szumów o amplitudzie przekraczającej nawet poziom użtecznego sgnału analogowego [,, 3, 4]. Z tego powodu podejmuje się działania w celu redukcji wpłwu zakłóceń powstającch w części cfrowej na część analogową. Są to prób separacji części cfrowej i analogowej, powodujące wzrost kosztów produkcji układów mieszanch, prz czm, należ nadmienić, że nie są do końca skuteczne. Izolowanie, ekranowanie, separowanie to działania mające na celu redukcję skutków, a nie przczn zakłóceń. Na początku lat 9 tch ubiegłego wieku, prof. dr hab. inż. Andrzej Guziński, założciel i pierwsz dziekan Wdziału Elektroniki Politechniki Koszalińskiej zaproponował koncepcję budow układów cfrowch pracującch w trbie prądowm (bramki prądowe). Założeniem konstrukcjnm bło zbudowanie układu o stałm poborze moc ze źródła zasilania. Dzięki temu zmiana stanu układu cfrowego nie powoduje wstąpienia zakłócenia w postaci szpilki prądowej, a zatem wpłw części cfrowej na analogową będzie znikomo mał [, 3]. Przeprowadzono badania, zrealizowano kilka projektów badawczch, przpuszczenia profesora Guzińskiego co do przdatności jego bramek prądowch do budow mieszanch układów cfrowo analogowch okazał się słuszne i dość szbko został potwierdzone: Wniki pomiarów wskazują, że proponowane układ cfrowe pracujące w trbie prądowm stanowią odpowiedź na potrzebę poszukiwania nowch rozwiązań w zakresie minimalizacji wpłwu procesów przejściowch towarzszącch prac układów cfrowch na pracę dzisiejsz Wdział Elektroniki i Informatki Politechniki Koszalińskiej, wówczas Insttut Elektroniki prz Wdziale Mechanicznm.

8 układów analogowch umieszczonch na tm samm podłożu układu scalonego w mieszanch analogowo cfrowch układach scalonch. Dzisiaj, patrząc z perspektw kilku minionch lat, poprzez przmat efektów uzskanch prz prac nad rozwojem technologii bramek prądowch, łatwiej jest nam ocenić istotę wnalazku profesora Guzińskiego, niż Jemu w czasie, kied ten powstawał. Wmślając ideę bramki prądowej, profesorowi Guzińskiemu wdawało się, że otworzł furtkę do niskonakładowch konstrukcji mieszanch układów MADS. Nie mógł wówczas wiedzieć, że w rzeczwistości rozwarł wielkie wrota prowadzące do nowoczesnej elektroniki cfrowej, do niespotkanej nigdzie prawdziwej logiki wielowartościowej (MVL Multi Value Logic), do bezpiecznch sstemów przetwarzającch dane, do sstemów krptograficznch, wrota, o którch istnieniu i znaczeniu nikt wówczas nie wiedział.... Idea bramki prądowej Istotą działania bramek prądowch jest wielkość fizczna niosąca informację o stanie logicznm. W tpowch układach cfrowch ze stanem logicznm związane jest wstąpienie napięcia o określonej wartości, mieszczącej się w granicach wartości dopuszczalnch. W układach prądowch wielkością tą jest prąd wpłwając z wjścia bramki. Jest to cecha, która odróżnia bramki prądowe od innch technologii układów cfrowch [5]. Prąd odpowiadając logicznemu poziomowi ustalan jest w obwodzie polarzacji (rs..). Nazwa się go prądem jednki i oznacza I. Wartość prądu I zależna jest od technologii wkonania bramki prądowej. Dla CMOS,6[µm] wartość tę ustala się na poziomie kilkunastu do kilkudziesięciu mikroamperów. Ponadto bramka pracuje w reżimie prądowm, tzn. niezależnie od stanu (statcznego cz dnamicznego) pobieran jest praktcznie stał prąd ze źródła zasilania. Prądow trb prac układów oraz wielkość fizczna niosąca informację o stanie logicznm zdecdował o nazwie CMCL (Current Mode Current Logic) dla sstemów budowanch w oparciu o bramki prądowe. Ideę działania bramki prądowej można omówić na przkładzie układu z rs.., przedstawiającego koncepcję budow bramki inwertera prądowego. Zauważa się wraźn podział na dwa moduł: moduł komparatora K i wjściow moduł inwertera I (I H, klucz, I S ). Zadaniem modułu komparatora jest reakcja na prąd wejściow, odpowiadając połowie I, pojawieniem się napięcia sterującego U Y. Napięcie to powoduje załączenie klucza i odprowadzenie prądu ze źródła I H do mas poprzez źródło I S (oba źródła o wdajności I 3 ), prąd wjściow bramki (I O ) jest wówczas bliski [µa]. Jeżeli prąd wpłwając do wejścia bramki ma niższą wartość od połow I, to napięcie U Y jest bliskie [V] i klucz jest rozwart. Prąd wjściow I O ma wartość I, co wnika z wdajności źródła I H. Z przedstawionego opisu wnika, że układ z rs.. dokonuje inwersji prądów. Rs.. Idea inwertera prądowego. 3 za prof. dr. hab. inż. Andrzejem Guzińskim. W bramkach 3. generacji wdajność źródła I S jest o ok. 6% większa od I H. Stanowi to problem wstępując prz próbie budow bramki MVL, gdż każd inwerter w stanie odbiera ok. 6% prądu I od połączonego a nim inwertera w stanie.

9 Na rs.. przedstawiono przkład realizacji bramki tpu inwerter w technologii CMOS wraz z układem polarzacji. Jest to już trzecia generacja bramek prądowch. Inwerter wmślon przez prof. Guzińskiego miał nieco inną, prostszą budowę. Od chwili wnalezienia, bramki prądowe przeszł kilka znaczącch modfikacji w celu popraw ich właściwości, co pokazuje, że idea jest wciąż żwa i rozwijana. Rs.. Przkład implementacji inwertera prądowego w technologii CMOS, wraz z układem polarzacji. Modfikacje bramek prądowch wcześniejszch generacji dotczł przede wszstkim modułu komparatora K, któr na początku realizowan bł na pojednczm tranzstorze w połączeniu diodowm. W bramkach trzeciej generacji komparator K zbudowan jest ze źródła prądowego, zrealizowanego na M K, o wdajności ½ I oraz układu klucz obciążenie (M K4, M K3 ) odbierającego nadwżkę prądu. W trzeciej generacji, do sntez układów cfrowch wkorzstuje się bramki prądowe zbudowane z udziałem 4 istniejącch modułów: K komparator, I moduł inwertera, AI moduł ant inwertera, SI prost moduł inwersji napięć. W tab.. podano nazw i oznaczenia znanch bramek prądowch, ich budowę, realizowane operacje logiczne (różne rodzaje negacji charakterstczne dla algebr prądowej) oraz tablice prawd i prąd pobierane ze źródła zasilania. Tab.. Podstawowe tp bramek CMCL, ich budowa z dostępnch modułów, realizowane funkcje logiczne, tablice prawd i pobór prądu ze źródła zasilania. Inwerter I= I -n n podwójn inwerter I= I -n n ant inwerter podwójn ant inwerter ˆ ˆ -n -n - - I= I n - I= I n Bramki prądowe mają budowę modułową. Każda posiada jedno wejście. Na wejściu znajduje się komparator K. Do komparatora podłącza się do 8 wjść jednego z 4 tpów. Wjścia realizują 4 różne inwersje prądowe. Realizacja wjść tpu podwójn inwerter oraz podwójn ant inwerter wmaga zastosowania prostego modułu inwersji (SI) dołączonego do komparatora, co zwiększa liczbę wkorzstanch tranzstorów. Do sntez układów logicznch bardzo atrakcjne wdają się wjścia inwertera i ant inwertera zbudowane odpowiednio z 3 i tranzstorów ze względu na najmniejszą liczbę tranzstorów wstępującch w bramce. W układach sntezowanch z bramek prądowch wstępują trz podstawowe stan logiczne: -,,, oraz ich wielokrotności. Z tego względu logika prądowa różni się od tpowej logiki Boolowskiej... Element algebr prądowej

10 Logika prądowa pozwala na prostą realizację sum artmetcznej bez ponoszenia żadnego nakładu sprzętowego. Ab ją otrzmać, wstarcz połączć ze sobą wjścia bramek, prąd wpłwając z takiego węzła będzie sumą prądów doprowadzonch (rs. 3). Ta cecha układów prądowch wdaje się bardzo atrakcjna do sntez układów cfrowch gdż realizacja funkcji logicznch odbwa się prz niewielkim nakładzie sprzętowm [5, 6, 7]. Rs. 3. Realizacja operacji dodawania i odejmowania artmetcznego w układach prądowch. Niestet, ab zrealizować jednocześnie kilka funkcji z udziałem sgnału prądowego, należ wcześniej go powielić. Jak już wspomniano, w sstemach CMCL wielkością fizczną niosącą informację o stanie logicznm jest prąd i nie można powielić sgnału cfrowego poprzez rozgałęzienie ścieżki. Spowodowałob to rozdzielenie prądu o wartości zdeterminowanej stanem logicznm na części, z którch żadna nie niosła b właściwej informacji. Uzskanie powielenia odbwa się poprzez zastosowanie powielającej bramki wielowjściowej, co powoduje wzrost nakładu sprzętowego. Rs. 4. Powielanie sgnału kaskadowe połączenie bramek prądowch. Opisane powielanie logicznch sgnałów prądowch za pomocą bramek powielającch wdaję się bć głównm powodem dużej złożoności sprzętowej i nadmiernego poboru moc ze źródła zasilania w sstemach CMCL [8, 9]. Należ nadmienić, że na skutek sumowania, oprócz podstawowch stanów logicznch: -,,, w logice prądowej wstępują także wielokrotności tch stanów. Na wejściu bramki może pojawić się prąd o wartości ze zbioru (-n,..,,.., n) []. Daje to możliwość realizacji sstemów pracującch w logice wielowartościowej. Aksjomat i tożsamości algebr bramek prądowch został dokładnie opisane w [6, 7,,, 3, 4]... Pobór moc w cfrowch układach prądowch Wspomniano, że bramki prądowe pobierają stałą moc ze źródła zasilania. Dzieje się tak dlatego, że prąd jednki pobieran jest przez pewne obwod w bramce (konkretnie przez prost układ inwersji SI i układ wjścia tpu inwerter I) nieustannie, zmienia się jednie ścieżka przepłwu prądu prz przełączaniu klucza sterującego źródłem I S. Najmniej korzstną bramką prądową pod kątem konsumpcji moc jest bramka podwójnego inwertera gdż zbudowana jest z układu SI i modułu wjściowego I, które pobierają prąd odpowiadając logicznej jednce. Pobór prądu ze źródła zasilania dla wszstkich bramek z jednm wjściem przedstawiono w tab.. W cfrowch układach prądowch wstępuje problem dużego poboru moc. Całkowit pobór moc sstemu CMCL zależ od sum układów SI i sum wjść tpu inwerter. Redukcję poboru moc można uzskać zmniejszając wartość prądu jednki, jednakże powoduje to zwiększenie czasu propagacji bramki, któr zależ od szbkości przeładowania pasożtniczch pojemności bramki tranzstora (klucza) sterowanego komparatorem. Pojemności te przeładowwane są w czasie przełączania stanu logicznego co najwżej prądem jednki. Obniżenie wartości tego prądu redukuje jednocześnie szbkość prac układu cfrowego. W praktce więc redukcji poboru moc nie da się uzskać przez zmniejszenie prądu jednki, należ raczej dążć do zwiększania tej wartości ze względu na szbkość prac układu. Znaczące rozwiązanie problemu poboru moc przedstawione zostanie w kolejnch rozdziałach, prz omawianiu najnowszch wników związanch z bramkami 4. generacji. Rozważania na temat moc pobieranej przez bramki prądowe należ zakończć przedstawieniem pewnego aspektu związanego ze stałm prądem pobieranm ze źródła. O ile w układzie prądowm nie wstępują

11 skokowe zmian moc prz przełączaniu stanu logicznego, to jednocześnie nie zachodzą znaczące zmian poziomu pola elektromagnetcznego, generowanego przez układ cfrow, co zostanie szerzej przedstawione w rozdziale 3. prz wkorzstaniu CMCL dla celów bezpieczeństwa emisji elektromagnetcznej sstemów przetwarzającch dane. 3. Potencjał bramek prądowch Bramki prądowe mają dwie charakterstczne cech dające potencjalne możliwości wkorzstania ich w takich stuacjach, gdzie zastosowanie klascznch bramek stwarza poważne problem lub jest zwczajnie niemożliwe. Pierwszą z cech jest praca w trbie prądowm, z czego wnika praktcznie stał pobór moc, drugą jest reprezentacja stanu logicznego za pomocą prądu. W niniejszm rozdziale przedstawiono potencjalne zastosowania CMCL wnikające z przedstawionch cech tch układów i płnące z tego korzści []. 3.. Prosta realizacja funkcji logicznch W.. pokazan został sposób realizacji funkcji logicznch w algebrze bramek prądowch. Istotą jest możliwość zrealizowania sum artmetcznej prądów poprzez połączenie wjść bramek, czli bez udziału funktora logicznego. Wiąże się z tm redukcja nakładu sprzętowego w układzie cfrowm. Jednocześnie przkład pokazuje, że funkcje logiczne w algebrze bramek prądowch realizowane są zupełnie inaczej niż w przpadku klascznch bramek cfrowch. Algebra prądowa jest inna od algebr Boolowskiej. Okazało się niezbędne wprowadzenie podstawowch tożsamości oraz opracowanie metod minimalizacji [, 3, 4]. a) b) Rs. 5. Przkład układu kombinacjnego a) zbudowanego z klascznch bramek b) realizując tą samą funkcję logiczną układ z bramek prądowch. Opracowanie odpowiednich, automatcznch technik minimalizacji funkcji logicznch w algebrze bramek prądowch okazało się problemem niezwkle trudnm. Prace badawcze trwał kilka lat. W pierwszm etapie snteza układów prądowch bła heurstczna. Struktura sstemu cfrowego zależała od doświadczenia osob projektującej układ. W efekcie wpracowano jednak metod pozwalające na uzskanie bardzo prostch (w porównaniu z bramkami napięciowmi) struktur logicznch, realizującch te same funkcje [5, 6, 7,, ]. Przedstawion na rs. 5. przkład pokazuje, że stosowanie bramek cfrowch pracującch w trbie prądowm umożliwia skorzstanie z rozszerzonch reguł charakterstcznch włącznie dla tch układów. Reguł te wkraczają poza stosowane w klascznch układach cfrowch, pracującch według logiki boolowskiej, prawa de'morgana. Korzścią jest możliwość wdajnej minimalizacji funkcji logicznch, a w rezultacie: prosta postać

12 układów kombinacjnch; szbko działające układ; redukcja nakładu sprzętowego oraz radkalne zmniejszenie licz i całkowitej długości połączeń wstępującch w układzie cfrowm. Największ wkład w opracowanie technik minimalizacji wniósł Śp. prof. dr. hab. inż. Oleg Maslennikow, któr przez wiele lat kierował zespołem badawczm, zajmującm się rozwojem idei prof. A. Guzińskiego. Prace prof. O. Maslennikowa zaowocował istniejącmi dzisiaj technikami minimalizacji, pozwalającmi na sntezę układów CMCL, charakterzującmi się minimalną strukturą. 3.. Budowa sstemów pracującch w logice wielowartościowej W praktce układów cfrowch spotka się jednie sstem binarne. Istnieją prób realizacji układów pracującch w tzw. logice wielowartościowej, jednakże wstępują tam tlko trz poziom: niski, wsoki i stan wsokiej impedancji (czli brak konkretnego poziomu logicznego, stan wsokiej impedancji można traktować jak odłączenie bramki od układu). Wnika to stąd, że w przpadku bramek napięciowch nie można zrealizować prawdziwej logiki wielowartościowej, gdż zazwczaj poziom niski reprezentowan jest przez napięcie bliskie V SS, a wsoki przez napięcie bliskie V DD. Z tego wnika, że w przedziale V SS.. V DD (co odpowiada napięciu zasilania) nie ma miejsca na dodatkowe poziom logiczne. Obniżenie poziomu napięcia związanego ze stanem do poziomu odpowiadającego U =(V DD V SS )/(N-), gdzie N podstawa sstemu, spowodowałab, po pierwsze, zmniejszenie stosunku sgnał/szum, a ponadto wmusiłab redukcję tolerancji napięć odpowiadającch za stan logiczne i spowodowałab wzrost nakładu sprzętowego wnikając z konieczności dskrminacji tch stanów. W przpadku bramek prądowch implementacja MVL odbwa się w sposób naturaln. Dzięki temu, że poziom logiczn reprezentowan jest przez prąd wpłwając z bramki, możliwe jest uzskanie sum artmetcznej kilku prądów I. W CMCL jest to zjawisko powszechne, gdż w taki właśnie sposób realizowane są funkcje logiczne. Do prawdziwej logiki wielowartościowej konieczne jest jednie zrealizowanie komparatora MVL(N), któr dokona interpretacji prądu wejściowego, reagując na wejściow prąd o wartości n I wgenerowaniem n napięć sterującch U Y. Dołączając do komparatora N połączonch modułów wjściowch jednakowego tpu uzskuje się bramkę prądową MVL(N). Rs. 6. Bramka prądowa MVL(4) tpu podwójn inwerter.

13 Rs. 7. Charakterstka przejściowa bramki MVL(4) tpu podwójn inwerter. W chwili obecnej, powstała czwarta generacja bramek prądowch, która umożliwia budowanie sstemów CMCL pracującch w logice wielowartościowej z podstawą do N=8 włącznie, której poświęcono czwart rozdział [4]. Zastosowanie MVL w sstemach cfrowch niesie ze sobą kolejną możliwość redukcji całkowitej długości połączeń wstępującch w układzie scalonm poprzez redukcję szerokości magistrali danch. Przkładowo, dla MVL(4) szerokość magistrali maleje dwukrotnie w stosunku do sstemu binarnego. Wiadomo, że szbkość działania współczesnch układów cfrowch nie zależ tak bardzo od czasu propagacji bramki, jak od opóźnień sgnału cfrowego w torze logicznm. Decdując wpłw na te opóźnienia ma długość połączeń wstępującch międz bramkami cfrowmi. Nie bez znaczenia jest także powierzchnia zajmowana przez szn sgnałowe w układzie scalonm. Logika wielowartościowa daje możliwość redukcji powierzchni układu scalonego poprzez redukcję całkowitej długości i ilości połączeń, co wpłwa pośrednio na wzrost szbkości przetwarzania układu Krptografia Obecnie obserwuje się gwałtown rozwój tzw. inżnierii zabezpieczeń stosunkowo nowej dscplin naukowej, zajmującej się różnmi aspektami ochron informacji. W ostatnich latach liczba aspektów bezpieczeństwa danch szbko wzrasta. Obecnie dotcz, oprócz krptografii i kontroli dostępu do informacji, m.in. problemów odporności sprzętu na penetrowanie fizczne oraz zapewnienia bezpieczeństwa emisji elektromagnetcznej sstemów komputerowch (Emsec emission securit), a w szczególności bezpieczeństwa emisji sstemów krptograficznch. Pojawia się problem ochron sstemów krptograficznch przed atakami SCA (Side Channel Attack) polegającmi na tzw. podsłuchiwaniu, tj. na analizie zmian poboru moc (Power Analsis Attacks PAA) lub pola elektromagnetcznego (ElectroMagnetic Attack EMA). Klasczne cfrowe bramki CMOS, które są powszechnie stosowane w sstemach komputerowch, w tm krptograficznch, prawie nie pobierają prądu ze źródła zasilania w stanach ustalonch (stan lub ), natomiast pobierają od kilku do kilkunastu tsięc raz większ prąd w trakcie zmian stanu. Zmiana stanu logicznego wiąże się ze zmianą polarzacji sieci podciągającej i ściągającej w bramce. W obszarze przejściowm obie sieci przewodzą, a tranzstor są w nasceniu. Umożliwia to swobodn przepłw prądu od zasilania do mas, ograniczon jednie chwilową rezstancją tranzstorów MOS (w nasceniu). Te względnie duże impuls prądu (tzw. szpilki prądowe) powodują powstanie charakterstcznch zakłóceń (szumu cfrowego) na sznach zasilania sstemu. Można wkazać, że różne rozkaz mikroprocesora mają różne profile poboru moc. Atakując, analizując szum (fluktuacje napięcia i/lub prądu) na sznie zasilania mikroprocesora, może określić, jaka

14 instrukcja jest wkonwana, a nawet na jakich danch!. Okazuje się, że mając informacje o tm, jaki mikroprocesor działa w sstemie krptograficznm i jaki algortm szfrowania jest zaimplementowan, mierząc prąd pobieran przez mikroprocesor w trakcie szfrowania, można rekonstruować klucz szfrując (deszfrując). Do przeprowadzenia ataku PAA (pomiar, rejestracja i analiza prądu/napięcia zasilania) konieczn jest fizczn dostęp do sstemu, co nie zawsze jest możliwe. Istnieje bardziej wrafinowan tp ataku nie wmagając bezpośredniej ingerencji bądź kontaktu z sstemem cfrowm, polegając na analizie zmian emitowanego przez sstem pola elektromagnetcznego (EMA). W celu pomiaru tch zmian konieczne jest dsponowanie zaawansowanm sprzętem specjalną anteną i odbiornikiem pomiarowm. Oba rodzaje ataków należą do jednej rodzin SCA, gdż przczna zmian emisji pola jest ta sama szpilki prądowe powstające w obwodach układu podczas przełączania bramek cfrowch. Rozwijane są różne metod skierowane na zapewnienie bezpieczeństwa emisji oraz przeciwdziałania atakom SCA. Metod te działają głównie na poziomie oprogramowania sstemu (np. poprzez ujednolicenie czasu trwania operacji; wprowadzenie operacji nadmiarowch; itd.) lub na poziomie sprzętu (np. wprowadzenie generatorów szumu i/lub układów uśredniającch pobór moc; wprowadzenie osobnego, wewnętrznego zegara sstemowego zmieniającego swoją częstotliwość, stosowanie układów samosnchronizującch się, itd.). Innm sposobem jest ekranowanie urządzeń. Wmienione metod (choć niezwkle kosztowne) nie zabezpieczają sstemów krptograficznch przed podsłuchaniem, a tlko utrudniają jego przeprowadzenie. Innm kierunkiem zapewnienia bezpieczeństwa emisji oraz przeciwdziałania atakom SCA może bć wkorzstanie w sstemie bramek CMCL. Ponieważ w/w bramki pobierają prawie stał prąd ze źródła zasilania zarówno w stanach ustalonch, jak i podczas przełączania się, atak polegając na analizie zmian poboru moc lub pola elektromagnetcznego układu podczas jego działania jest skazan na niepowodzenie w znacznie większm stopniu, niż w przpadku układów i sstemów cfrowch zbudowanch z klascznch bramek CMOS. Wstępne badania opracowanego układu ASIC, zrealizowanego w technologii,35[µm], wkazał, że układ prądow cechuje się znacznie mniejszm poziomem emisji elektromagnetcznej niż jego odpowiednik klasczn. Ponadto, zapis dnamiki emisji układu CMCL (tzw. profil emisji) nie zawiera fragmentów charakterstcznch, pozwalającch na wkonanie analiz różnicowej. Układ prądowe są odporne na różnicową analizę moc oraz na analizę emisji elektromagnetcznej (ataki SCA). Pozwoli to na znaczące obniżenie kosztów produkcji sstemów krptograficznch, odpornch na ataki SCA Problem w technologii CMCL Oprócz wielu zalet i wnikającch z nich potencjalnch możliwości układów CMCL istnieją też cech niepożądane. W układach cfrowch realizowanch w oparciu o bramki prądowe wstępują dwa podstawowe problem: problem dużego poboru moc i problem dużego czasu propagacji bramki. O poborze moc pisano już w rozdziale.. W rozdziale.. wspomniano o konieczności powielania sgnałów prądowch, co powoduje wzrost nakładu sprzętowego. Wraz ze wzrostem złożoności układu dochodzi do wzrostu opóźnień w torze sgnału logicznego. Jak się okazuje oba wstępujące problem mają wspólne źródło jakim jest złożoność układu cfrowego. Częściowe rozwiązanie obu wstępującch problemów zostanie przedstawione w kolejnm rozdziale, któr poświęcono kolejnej generacji bramek prądowch, w której uzskano znaczącą redukcję nakładu sprzętowego, pobieranej moc i opóźnienia w torze sgnału. 4. Bramki 4. generacji Najnowsze badania związane z rozwojem koncepcji prof. A. Guzińskiego dotczącej bramek prądowch, przeprowadzone w latach 9 zaowocował powstaniem bramek 4. generacji. Wprowadzono dwie znaczące modfikacje w stosunku do poprzednich realizacji bramek. Modfikacja pierwsza liczba wejść: Bramki prądowe do 3. generacji włącznie posiadał jedno wejście, mogł natomiast mieć więcej niż jedno wjście. W czasie badań nad minimalizacją funkcji logicznch w algebrze prądowej zauważono możliwość redukcji nakładu sprzętowego poprzez zaprojektowanie bramki dwuwejściowej dla realizacji jednej z funkcji charakterstcznch (funkcja wzorcowa tpu T), opisującch układ kombinacjn

15 [9]. Zastosowanie bramek wielowejściowch okazało się wjątkowo eleganckie. Modfikacja druga tolerancja prądów: Ze względu na konieczność ograniczenia prądu wpłwającego z bramki w stanie (tzw. prąd szczątkow I R ) w module wjściowm tpu inwerter, w bramkach 3. generacji przjęto zwiększoną wdajność źródła I S, poprzez zwiększenie szerokości kanału tranzstora M I (rs..). Takie działanie pozwoliło na polepszenie parametrów bramek dla sstemów binarnch, ale uniemożliwiło zarazem budowanie bramek wielowartościowch. W czasie prac związanch z projektem badawczm, którego celem jest wkorzstanie bramek prądowch w krptografii, wkorzstanie logiki wielowartościowej okazało się niezwkle przdatne. Dokonano więc zmniejszenia wdajności źródła I S do wartości dokładnie I, co poskutkowało wzrostem prądu szczątkowego. Zmodfikowano zatem moduł wjściow tpu inwerter poprzez implementację klucza przełączającego n p w celu redukcji prądu szczątkowego, co zmieniło nieco ideę działania bramki. Uzskano w ten sposób znaczącą redukcje prądu szczątkowego oraz możliwość budow układów w logice wielowartościowej [4]. 4.. Bramki wielowejściowe [9] Prz minimalizacji funkcji logicznch dla CMCL, chętnie wkorzstwaną bramką jest bramka tpu ant inwerter ze względu na najmniejszą liczbę tranzstorów. Zastosowanie ant inwertera powoduje częste wstępowanie stanu logicznego - w sstemie cfrowm. Poziom - jest specficzn, gdż traktowan jest, z punktu widzenia logiki prądowej, jak stan. W związku z tm operacja logiczna - + powinna mieć wartość, tmczasem suma algebraiczna prądów wnosi. Jeżeli chociaż jeden z sgnałów może przjmować wartość -, to sum logicznej nie da się zrealizować poprzez sumowanie prądów w węźle. Konieczne jest zastosowanie wówczas bramek tpu podwójn inwerter (lub inwerter) na wejściach, w celu normalizacji sgnałów prądowch i sprowadzenia ich z zakresu (-n.. n) do jednego ze stanów (, ). Z tego samego powodu, na wjściu dołącza się dodatkową bramkę, jak na rs. 8. a) b) Rs. 8. Realizacja operacji logicznch a) NOR b) NAND na bramkach prądowch. Należ wjaśnić, że bramki potrzebne są tlko na tch wejściach, na którch może wstąpić stan -n. Okazuje się, że takie stuacje wstępują w praktce dość często [8, 9]. Struktura z rs. 8.a, realizująca prądową funkcję NOR, zbudowana jest z trzech bramek. Do jej realizacji sprzętowej w technologii CMOS, wkorzstano 7 tranzstorów, a pobór prądu wnosi 5 I. Realizacja funkcji NAND wmaga wkorzstania 4 tranzstorów prz poborze prądu 4 I. Możliwa jest redukcja zarówno ilości tranzstorów, jak i moc, poprzez zastosowanie dwuwejściowego modułu inwertera. Do modułu inwertera (I) można dołączć dodatkow tranzstor klucz. Stosuje się równoległe bądź szeregowe połączenie klucz, oznaczonch na rs. 9. jako M I i M IA/B. Uzskuje się w ten sposób moduł wjściow tpu inwerter, sterowan sgnałami napięciowmi u i u, któr nie realizuje już jednie negacji (ale sumę lub iloczn logiczn), gdż stan wjścia zależ od stanu obu wejść.

16 a) b) c) Rs. 9. Dwuwejściowe moduł inwertera i ich smbole a) z kluczami równoległmi b) z kluczami połączonmi szeregowo c) nowa realizacja NOR i NAND. Dołączając komparator do wejść tak zbudowanch modułów, buduje się dwuwejściowe bramki prądowe realizujące operacje NOR i NAND w algebrze prądowej. Do budow każdej z nich wkorzstuje się tranzstorów, a prąd pobieran ze źródła jest równ I. W porównaniu z układami z rs. 8., realizującmi te same funkcje logiczne, następuje dwukrotna redukcja złożoności sprzętowej i czterokrotna redukcja pobieranego prądu. Wkorzstanie wielowejściowego modułu inwertera do konstrukcji bramek wielowejściowch daje znacząc zsk związan z mniejszm nakładem sprzętowm i redukcją moc pobieranej przez prądow sstem cfrow. Podobnie można postąpić z modułem ant inwertera (AI) i modułem inwersji napięciowej (SI), uzskując możliwość tworzenia całej gam nowch, wielowejściowch bramek prądowch, obok czterech, do tej por stosowanch bramek realizującch jednie negacje [9]. Tab.. Wkorzstwane dotchczas i nowo opracowane moduł do sntez bramek prądowch. komparator inwerter ant inwerter inw. napięcia znane moduł nowe moduł W tab.. podano oznaczenia znanch i nowch modułów do sntez bramek CMCL. Kształt smbolu wiąże się z operacją logiczną, wkonwaną na sgnałach wejściowch, smbol na wjściu modułów inwertera i ant inwertera oznacza realizowaną negację prądową. Obok smboli zamieszczono liczb mówiące o ilości tranzstorów. Jako ilustrację zsku jaki niesie zastosowanie bramek wielowejściowch zaprezentowan zostanie prost przkład jednoczesnej realizacji funkcji NOR i NAND na sgnałach i, pokazan na rs.. Należ zwrócić uwagę, że bramki wejściowe służą nie tlko normalizacji wejściowch sgnałów i, ale także powieleniu tch sgnałów prądowch w celu jednoczesnego wkonwania wielu funkcji logicznch.

17 a) b) Rs.. Jednoczesna realizacja funkcji logicznch NOR i NAND a) na bramkach prądowch b) z pokazaniem wewnętrznej, modułowej struktur bramek. Do jednoczesnej realizacji funkcji NAND i NOR wkorzstano 4 bramki prądowe. Pobór moc tego układu jest równ 9 I, a na jego budowę składają się 43 tranzstor. Wkorzstanie dwuwejściowego modułu inwertera i dwuwejściowego komparatora pozwala na zbudowanie struktur pokazanej na rs.. Układ składa się z 5 tranzstorów, a prąd pobieran ze źródła wnosi I. Nastąpiła trzkrotna redukcja złożoności sprzętowej i ponad czterokrotna redukcja pobieranej moc. Rs.. Dwuwejściowa bramka prądowa NOR/NAND z wkorzstaniem modułów wielowejściowch (budowa modułowa, por. rs..b). Powstanie wielowejściowch modułów bramki prądowej pozwoliło na utworzenie całego zestawu nowch bramek dwuwejściowch (wielowejściowch), które uzupełniają zbiór znanch bramek prądowch, realizującch jednie negacje. Daje to większą swobodę prz projektowaniu sstemów CMCL. Dzięki nowm modułom możliwa jest realizacja funkcji logicznch OR, NOR, AND prz dużo mniejszm nakładzie sprzętowm, dzięki możliwości pominięcia powielania i normalizacji sgnałów prądowch. Uzskuje się także redukcję moc pobieranej przez sstem cfrow. 4.. Zastosowanie klucza n p w module wjściowm tpu inwerter Koncepcja przełączania prądu w obwodzie bramki prądowej. [4] Wspomniano wcześniej, że bramki prądowe dają potencjalną możliwość realizacji logiki MVL. W praktcznej implementacji układów MVL napotka się trudności wnikające z tolerancji poziomów prądów odpowiadającm stanom logicznm. W układach binarnch ich wpłw na poprawne działanie układu jest znikom. Budowa układów MVL wmaga jednak, ab tolerancje te bł możliwie małe, gdż sumowanie prądów łącz się z sumowaniem błędów. Realizacja bramki MVL wmaga połączenia wjść N modułów inwertera. Niestet na wjściu prądowego inwertera nawet w stanie logicznego zera wstępuje szczątkowa wartość prądu I R (residual current). Cecha ta nie pozwala na łączenie dowolnej ilości wjść bramek prądowch. Suma tch prądów w węźle może przekroczć wartość graniczną ½ prądu jednki logicznej I i zostanie zinterpretowana jako przez układ wejściow kolejnej bramki (komparator). W praktcznej realizacji układów binarnch za pomocą bramek 3. generacji, ze względu na konieczność zapewnienia poprawnego działania prądowch układów cfrowch zwiększono o ok. 6% wdajność źródła I S poprzez zwiększenie szerokości kanału tranzstora M I. Spowodowało to redukcję I R, jednakże spowodowało, że każd inwerter w stanie odbiera 6%I od połączonego z nim inwertera w stanie. Prąd wpadkow jest zatem pomniejszon o nadwżkę wdajności źródła I S. Z tego powodu przjęto ograniczenie w ilości jednocześnie połączonch wjść bramek do 8. Wprowadzone zmian i ograniczenia w praktce uniemożliwiają budowanie układów pracującch w sstemach wielowartościowch. W wniku badań smulacjnch określono, że prąd szczątkow inwertera 3. generacji wnosi ok. 7% prądu I. Dla przjętego poziomu I =5[A], wartość prądu szczątkowego I R wniosła ok. 3,6[A].

18 Przeprowadzono także badanie inwertera z ze źródłem I S o takiej samej wdajności jak I H (nie powiększonej) i zaobserwowano wówczas wzrost prądu I R do ok. % I. Wniki przeprowadzonch badań sugerują, że do praktcznej realizacji układów MVL konieczna jest zmiana idei bramki prądowej. Zaproponowano przełączanie prądu ze źródła I H międz gałęzią zawierającą I S a wjściem bramki, jak na rs..a. za pomocą klucza przełączającego n p. Spowodowało to redukcję prądu szczątkowego I R wpłwającego z inwertera w stanie i umożliwiło zastosowanie źródła I S o dokładnie takiej wdajności jak I H (nie powiększonej). a) b) Rs.. a) Nowa koncepcja bramki prądowej zastosowanie klucza przełączającego; b) jednowejściowa bramka tpu inwerter z kluczem n p (czwartej generacji). Wkonano smulację porównawczą starej i nowej realizacji inwertera [5]. Rozbieżności kształtu charakterstki wnikają z różnic w wdajności źródła I S, oraz z wartości prądu szczątkowego I R. Rs. 3. Charakterstka przejściowa bramki tpu inwerter trzeciej generacji (IsMa) i czwartej generacji (IsMb). W bramce 4. generacji dokonano redukcji prądu szczątkowego do poziomu I R =,6[A], co stanowi zaledwie,83%i. Pozwala to na połączenie do 3 modułów wjściowch. Stosując klucz n p w miejsce klucza M I, kosztem dodania jednego tranzstora, uzskano ponad czterokrotne zwiększenie dopuszczalnej ilości wjść bramek łączonch w węźle prz jednakowej wdajności źródeł I S i I H. W praktce oznacza to, że można łączć wjścia nawet 4 bramek MVL o podstawie N=8 {4 7=8<3}. Dzięki temu umożliwiono praktczną realizację bramek MVL. Charakterstkę bramki MVL(4) 4. generacji pokazano wcześniej na rs Podsumowanie

19 W prac przedstawiono genezę i rozwój idei budow cfrowch sstemów prądowch, której autorem bł Śp. prof. dr hab. inż. Andrzej Guziński. Pokazano złożoność problemów, które napotka praktczna implementacja CMCL, jak choćb opracowanie od podstaw praw algebr prądowej, cz metod minimalizacji, niezbędnch do realizacji złożonch sstemów cfrowch. Trzeba nadmienić, że przed całm zespołem stoi trudne zadanie opracowania automatcznch metod minimalizacji właściwch dla bramek 4. generacji. Metod te będą inne od metod opracowanch wcześniej, gdż należ uwzględnić możliwość wkorzstania bramek wielowejściowch. Zadanie dodatkowo utrudnia brak Śp. prof. dr hab. inż. O. Maslennikowa, któr w zagadnieniach logiki i minimalizacji bł i długo pozostanie niezastąpion. W rozdziałach. i 3.4 pokazano problem wnikające z konieczności powielania sgnałów prądowch, którch skutkiem jest stosunkowo duż pobór moc i czas propagacji układów. Przedstawiono częściowe rozwiązania niektórch problemów dzięki nowej koncepcji bramek 4. generacji. Nie trudności stanowią jednak o potencjale bramek prądowch. To możliwości niespotkane w innch rodzinach układów cfrowch. Zamsłem autora bło przedstawienie atutów układów prądowch. Wnikiem prac w trbie prądowm jest praktcznie stała moc pobierana przez bramki ze źródła zasilania, a co ważniejsze bardzo niski poziom zakłóceń wstępującch prz przełączaniu stanu logicznego, przenoszonch przez podłoże i szn zasilające. W wniku tego bramki CMCL: nadają się do budow sstemów cfrowo analogowch, w którch nie jest konieczne wkonwanie drogich, dodatkowch procesów technologicznch służącch ekranowaniu, separacji części analogowej i cfrowej; nadają się do budow jednostek przetwarzającch w sstemach przetwarzania danch zapewniając duże bezpieczeństwo emisji elektromagnetcznej (Emsec), wnikiem czego jest odporność na ataki SCA, prz braku konieczności ponoszenia dodatkowch kosztów na zabezpieczenia. Ponieważ poziom logiczn reprezentowan jest poprzez prąd na wjściu bramki, możliwa jest prosta realizacja funkcji logicznch w algebrze prądowej. Niesie to za sobą możliwość realizacji układów cfrowch, którch budowa jest mniej złożona niż ich odpowiedników wkonanch w innej technologii. Mniejsza liczba bramek skutkuje mniejszą liczbą połączeń oraz mniejszą sumarczną długością połączeń w układzie scalonm. Bramki prądowe umożliwiają ponadto budowę sstemów opartch o logikę wielowartościową o podstawie N>. Także w tm przpadku zsk wnika z redukcji ilości połączeń, co dodatkowo wpłwa na całkowitą powierzchnię struktur krzemowej. Przedstawione aspekt zastosowania bramek prądowch to przsłowiow czubek gór lodowej. Mówiąc o potencjale CMCL w niniejszej prac, autorowi udało się ledwie wspomnieć o kilku charakterstcznch cechach układów z tej rodzin. Możliwości ich są z pewnością większe, prawdopodobnie niebawem zaistnieją kolejne potrzeb (aspekt Emsec jeszcze niedawno nie istniał), gdzie możliwe będzie zastosowanie układów CMCL. Istotne jest, że bramki prądowe już dziś stanowią alternatwę dla klascznch bramek CMOS. Zastosowanie ich w wielu przpadkach daje wmierne korzści w postaci redukcji kosztów produkcji sstemów cfrowch i analogowo cfrowch lub umożliwia budowę sstemów, którch zrealizowanie z klascznch bramek cfrowch jest niemożliwe. Rozdział 3. i 4. zawierają wniki prac wkonanch w ramach Projektu Badawczego O N Bibliografia. A. Guziński, A. Kiełbasiński, Current Mode Digital Circuits Operating in Mied Analog Digital Sstems, Proc. of the XVIII-th National Conference on Circuit Theor and Electronic Networks, pp. 37 3, Kołobrzeg G. Blakiewicz, Porównanie właściwości układów tłumienia zakłóceń podłożowch, VI Krajowa konferencja Elektroniki : materiał konferencji, Darłówko wschodnie, -3 czerwca 7, T. ½, Darłówko wschodnie, -3 czerwca 7, s Guziński A., Pawłowski P. Current-mode digital circuits for low-voltage mied analog-digital sstems, Proc. 6-th Int. Conf. Mied design of integrated circuits sstems, MIXDES 99, Kraków, Poland, 999, pp

20 4. P. Pawłowski, Ocena przdatności bramek cfrowch pracującch w trbie prądowm w mieszanch sstemach analogowo cfrowch, rozprawa doktorska, Politechnika Koszalińska Wdział Elektroniki, Koszalin A. Guziński, P. Pawłowski, D. Czwrow, J. Kaniewski, O. Maslennikow, N. Maslennikowa, D. Rataj, Design of Digital Circuits with Current-Mode Gates, Bulletin of the Polish Academ of Sciences, Technical Sciences, Vol. 48, No., pp. 73-9,. 6. O. Maslennikow, A. Guziński, J. Kaniewski, R. Berezowski, Rules of Current-mode Digital Circuit Design and Analsis, Proc. of the XXII Nat.Conf. on Circuit Theor and Electronic Networks - KKTOiUE, pp , Stare Jabłonki O. Maslennikow, Minimalizacja funkcji logicznch w algebrze bramek prądowch, Prace IV Krajowej Konferencji Elektroniki, KKE 5, pp., Kołobrzeg O. Maslennikow, N. Maslennikowa, P. Pawłowski, M. Rajewska, R. Berezowski, Hardware realization of the modular Eponentiation operation in crptographic sstems based on binar and multivalued logic, 6th Internation Conference Mides 9, pp. 4, June 9, Łódź. 9. Łuczak R., Rajewska M. Wielowejściowe bramki prądowe, Eelektronika - Konstrukcje, Technologie, Zastosowania /9, Sigma NOT Warszawa,.. M. Białko, O. Maslennikow, N. Maslennikowa, P. Pawłowski, Układ cfrowe zbudowane z bramek prądowch: stan obecn, perspektw rozwoju i zastosowania, Elektronika - konstrukcje, technologie, zastosowania, nr, str , 4r.. O. Maslennikow, Approaches to Designing and Eamples of Digital Circuits Based on the Current-Mode Gates, Data Recording, Storage & Processing, Vol.3, No., pp ,.. O. Maslennikow, M. Rajewska, R. Berezowski, Hardware Realization of the AES Algorithm S-Block Functions in the Current-Mode Gate Technolog, Proc. 9-th Int. Conf. Eperience of Designing and Application of CAD Sstems in Microelectronics, CADSM 7, IEEE Catalog Number 7EX594, pp.-7, Lwów-Polana, M. Rajewska, R. Berezowski, O. Maslennikow, Realizacja S-bloków sstemu krptograficznego DES na bramkach prądowch, Prace XII Konferencji Krajowej Komputerowe wspomaganie badań naukowch, KOWBAN 5, pp. -6, Polanica-Zdrój. 4. R. Łuczak, An application of a N-P switch for a construction of current-mode gates, Proc. of 8-th Int. Conf. Mied Design of Integrated Circuits and Sstems, Mides 6 8 June, Gliwice, p.p Weidong Liu, Xiaodong Jin, James Chen, Min-Chie Jeng, Zhihong Liu, Yuhua Cheng, Kai Chen, Mansun Chan, Kelvin Hui, Jianhui Huang, Robert Tu, Ping K. Ko and Chenming Hu BSIM3v3.. MOSFET Model, Users Manual, Department of Electrical Engineering and Computer Sciences, Universit of California, Berkele, CA 947, 999.

21 Zeszt Naukowe Wdziału Elektroniki i Informatki, Nr 3, pp. 9 38, dr inż. Robert Berezowski Wdział Elektroniki i Informatki Politechniki Koszalińskiej ul. Śniadeckich, 75 4 Koszalin Robert.berezowski@ie.tu.koszalin.pl Minimalizacja opisów funkcji w algebrze bramek prądowch W artkule przedstawiono rozwój metod minimalizacji opisów funkcji w algebrze bramek prądowch jakie opracowano w przeciągu ostatnich dwudziestu lat. Technologia bramek prądowch związana jest z koncepcją bramki prądowej zaproponowanej przez prof. Andrzeja Guzińskiego w latach 9 ubiegłego wieku. Wskazane zostaną również kierunki dalszego rozwoju badań nad optmalizacją układów prądowch.. Wprowadzenie Na początku lat 9 ubiegłego wieku profesor Andrzej Guziński opracował koncepcję, a następnie zaimplementował w technologii CMOS pierwszą bramkę pracującą w trbie prądowm []. Koncepcja ta stała się pomsłem na now kierunek badań w powstającm w tm czasie Insttucie Elektroniki w Koszalinie. Grupa osób zaangażowanch w te badania sstematcznie się powiększała, zdobwano nowe doświadczenia, powstawał nowe pomsł w kierunku układów prądowch. Badania prowadzono m.in. w ramach czterech projektów badawczch finansowanch przez Polski Komitet Badań Naukowch. Opracowano w tm czasie podstaw algebr bramek prądowch, metod minimalizacji opisów funkcji w tej algebrze, sposob projektowania cfrowch układów prądowch oraz metod ich smulacji i werfikacji [-7]. Część opracowanch układów została zrealizowana praktcznie w postaci układów scalonch ASIC [7]. Początkowo bramki prądowe wkorzstwano do implementacji funkcji binarnch (binarnch układów cfrowch). Kolejne badania wkazał, że bramki prądowe mogą bć z powodzeniem wkorzstane do konstruowania układów cfrowch działającch w logice wielowartościowej (MVL, ang. Multiple-Value Logic) z podstawą N > lub w artmetce modulo N [6].. Koncepcja, Rodzaje oraz cech bramek prądowch Koncepcja opracowanej przez prof. Guzińskiego bramki pracującej w trbie prądowm zakłada, że na wejściu lub wjściu bramki poziom logicznego odpowiada prądowi o wartości równej zero, a prąd logicznego odpowiada pewnej, ustalonej wartości prądu większej od zera. Dla bramki z rs., poziomowi logicznemu na wejściu (tj. prądowi wpłwającemu II) odpowiada poziom na wjściu ( prąd wjściow IO = ) bramki i odwrotnie. Z tego powodu bramka ta otrzmała nazwę inwertera prądowego (bramka z wjściem tpu inwerter), a jej parametr elektrczne przedstawione są np. w prac [].

22 a) V DD b) V bias V DD I H M 5 M 4 in I I I O out in I I I O out M M M M V M 3 GND GND Rs.. Koncepcja bramki prądowej (a); przkładowa realizacja CMOS inwertera (b) W kolejnch badaniach opracowano, przetestowano i zakwalifikowano do użcia dodatkowo trz inne tp bramek: ant-inwerter, podwójn inwerter oraz podwójn ant-inwerter. Bramki z przedrostkiem antumożliwiają dodanie trzeciego stanu logicznego - (prąd wpłwa do bramki). Funkcje jakie realizują przedstawione bramki prądowe różnią się od funkcji jakie realizują bramki klasczne (napięciowe). Również algebra bramek prądowch nie jest tożsama z algebrą Boole a. Przede wszstkim na wjściach bramek prądowch mogą pojawić się 3 stan logiczne:, i -. Bramki prądowe posiadają tlko jedno wejście, mogą posiadać kilka wjść różnego tpu. Najprostszą operacją w algebrze bramek prądowch jest operacja artmetcznej sum (połączenie kilku wejść do wspólnego węzła), a to sprawia, że w technologii bramek prądowch łatwiej zrealizować operacje artmetczne (dodawanie, odejmowanie) niż logiczne (AND, OR, ). W algebrze bramek prądowch mogą pojawić się stan logiczne z zakresu -n do n (jako wnik sumowania lub odejmowania prądów w węzłach) a nie tlko i. Ta ostatnia cecha powoduje, że wkorzstanie narzędzi do minimalizacji, które doskonale sprawdzają się logice binarnej, w algebrze bramek prądowch nie dają najlepszch rezultatów. Zastosowanie algebr bramek prądowch sprawia, że trudno jest znaleźć (przstosować) istniejące narzędzia, które można użć do smulacji i werfikacji układów zbudowanch z bramek prądowch. W dalszej części referatu przedstawione zostaną opracowane metod minimalizacji opisów funkcji w algebrze bramek prądowch na przestrzeni ostatnich lat. 3. Metod minimalizacji funkcji w algebrze bramek prądowch Metod minimalizacji funkcji w algebrze bramek prądowch rozwijał się równolegle z rozwojem technologii bramek prądowch. Pierwsze sposob opracowane bł dla prostch funkcji, którch implementacja wmagała zastosowania kilku bramek (-4 argumentowe funkcje logiczne). Projektowano m.in. sumator, multiplekser, przerzutniki, rejestr. W dalszch badaniach wskazane bło opracowanie metod minimalizacji w postaci graficznej. Forma taka ułatwiała zrozumienie natur algebr bramek prądowch, ich charakterstcznch cech. Realizowano funkcje, którch implementacja wmagała zastosowania wielu bramek (różne funkcje wielowjściowe, układ S-Bloków algortmu DES), a realizowane funkcje bł maksmalnie 6 argumentowe (takie funkcje można przedstawić w postaci diagramów Veitcha-Karnaugha). W kolejnch badaniach założono, że potrzebn jest algortm minimalizacji, któr można wkonać w postaci programu komputerowego. Potrzeba taka wnikała z nowch zastosowań bramek prądowch. Projektowano w tm czasie układ pracujące w logice wielowartościowej, układ krptograficzne. Funkcje, którch opis należało zminimalizować zawierał 6 i więcej argumentów. Nie można bło przedstawić ich w postaci graficznej, umożliwiającej projektantowi określenie funkcji bazowch. Potrzebne bło narzędzie, które umożliwiałob minimalizację opisu dowolnej funkcji logicznej w algebrze bramek prądowch. 3.. Konwersja wrażeń Pierwsz sposób minimalizacji układów prądowch oparto o wrażenia konwersji () - (4), które szczegółowo opisano w [3]. Wrażenia te umożliwiają realizację podstawowch funkcji logiki binarnej (AND, OR, ) w algebrze bramek prądowch.

23 a b a b () a b a b () a b a b (3) a b a b (4) W powższch wrażeniach smbolom, odpowiadają funkcje AND, OR w algebrze Boole'a, zaś smbolom,, odpowiadają funkcje dodawania artmetcznego, funkcji inwersji i podwójnej inwersji w algebrze bramek prądowch W pierwszm kroku zatem należało przedstawić opis funkcji w postaci wrażenia boolowskiego. Następnie w tej samej logice należało dokonać minimalizacji opisu prz pomoc dowolnej znanej metod (diagram Veitcha- Karnaugha, algortm Quine'a-McCluske'a, metoda Espresso). Posługując się wzorami konwersji można bło otrzmać wnik w algebrze bramek prądowch. W kolejnch badaniach poprawiono tą metodę określając dodatkowe krteria, które należ przjąć prz minimalizacji w algebrze Boole a ab po konwersji otrzmać lepsz rezultat. Sposób ten sprawdzał się przede wszstkim dla średnio skomplikowanch funkcji, znajomość przez projektanta wiedz o algebrze bramek prądowch nie bła wmagana. Nadawał się do minimalizacji dowolnej funkcji binarnej. Liczba bramek prądowch potrzebna do implementacji funkcji bła jednakowa jak w przpadku zastosowania klascznch bramek napięciowch. Należ jednak pamiętać, że bramki prądowe są zbudowane z większej liczb tranzstorów. Złożoność obliczeniowa jest równa złożoności obliczeniowej wkorzstanej w nim znanej metod minimalizacji. Metoda ta nadawała się do realizacji komputerowej. Jednak nie gwarantowała otrzmania optmalnego rozwiązania. 3.. Funkcje bazowe Doświadczenie zespołu zdobte po zaprojektowaniu wielu prostch układów prądowch doprowadziła do opracowania nowego sposobu minimalizacji opisów funkcji logicznch. Sposób ten przeznaczon bł do wkorzstania bezpośrednio w algebrze bramek prądowch i opart bł o twierdzenie [3], że dowolna funkcja logiczna może bć przedstawiona w algebrze bramek prądowch jako suma algebraiczna kilku innch (prostszch) funkcji logicznch nazwanch funkcjami bazowmi. Metoda ta dawała lepsze rezultat od poprzedniej, jednak jej skuteczność zależna bła od doświadczenia i spostrzegawczości osob minimalizującej opis funkcji (metoda heurstczna). X X+Y X X-Y Y Y Rs.. Realizacja operacji artmetcznch w technologii bramek prądowch Najważniejsz bł bowiem podział całej funkcji na niezależne funkcje bazowe. Metoda ta wkorzstwała operacje artmetcznego dodawania i odejmowania (najprościej realizowane operacje w algebrze bramek prądowch rs. ). Niezależne funkcje bazowe charakterzował się brakiem wspólnch jednek w diagramie Veitcha-Karnaugha. Sposób ten sprawdzał się w przpadku równoczesnej minimalizacji opisów różnch funkcji mającch wspólne argument. W takim przpadku szukano prostch funkcji, które minimalizowano za stosując wrażenia konwersji, natomiast pozostałe funkcje wkorzstwał je jako funkcje bazowe. Metoda ta również nie pozwalała uzskać optmalnch wników. Metoda ta nadawała się szczególnie do minimalizacji funkcji wielowartościowch. Niestet metoda ta nie nadawała się do realizacji komputerowej Algortm ewolucjn W metodzie przedstawionej w prac [] zastosowano algortm ewolucjn z wielowarstwowm chromosomem do optmalizacji kombinacjnch układów cfrowch budowanch prz użciu bramek prądowch. Optmalizacja polegała na minimalizacji liczb tranzstorów wchodzącch w skład danego układu. Struktura optmalizowanego układu otrzmwana bła podczas projektowania "ręcznego". Metoda ta posiadała jednak ograniczenie związane z liczbą wejść układu. Ograniczenie to jest związane z tzw. eksplozją kombinatorczną.

24 Prz użciu metod [] mogą bć optmalizowane układ o niewielkich rozmiarach (liczba wejść do ). Jednak wada ta dotcz wszstkich metod ewolucjnego projektowania układów cfrowch Funkcje wzorcowe Kolejne badania (m.in. z użciem metod z zastosowaniem algortmu ewolucjnego) zauważono, że pewne układ jednek w diagramie Veitcha-Karnaugha, trudne do minimalizacji (prostego opisu) w algebrze Boole a, w algebrze bramek prądowch pozwalają otrzmać wrażenia proste (nazwano je funkcjami wzorcowmi). Opisano dwie charakterstczne funkcje wzorcowe: tpu XOR oraz tpu T. Dla trzech argumentów funkcje te opisują funkcję sum (tpu XOR) oraz przeniesienia (tpu T) w sumatorze jednobitowm (rs. 3). a) b) F T A B Cˆ F X ^^^^^^^^^^^^^ A B C A B Cˆ Rs. 3. Diagram Veitcha i opis funkcji wzorcowej tpu a) T b) XOR w algebrze prądowej Uogólniono opis oraz opracowano algortm wszukiwania tch funkcji wzorcowch (bazowch) w dowolnej minimalizowanej funkcji [9]. Jednocześnie zaproponowano kolejną, heurstczną, metodę minimalizacji, która pozwala wszukać funkcje bazowe, a dzięki temu znaleźć prostsz opis funkcji. Metoda ta w dużo mniejszm stopniu zależ od doświadczenia osob, która dokonuje minimalizacji, jednak końcow wnik nadal zależ od spostrzegawczości projektanta. Ab przspieszć proces minimalizacji w kolejnch etapach określono kolejność wboru funkcji bazowch spośród wszstkich znalezionch tak b ich liczba bła najmniejsza. W pierwszej kolejności wbierano te funkcje bazowe, które zawierał najwięcej niepokrtch do danego momentu implikantów pierwotnch. Opracowano wrażenia, które obliczał ilość implikantów pierwotnch składającch się na określoną funkcję wzorcową. Opracowana metoda nadawała się do realizacji w postaci programu komputerowego Zmodfikowan algortm Quine'a-McCluske'a Opracowanie algortmów wszukiwania funkcji bazowch oraz metoda minimalizacji w oparciu o te funkcje zwróciła uwagę zespołu na jej podobieństwo do algortmu minimalizacji Quine'a-McCluske'a. Algortm ten składa się z dwóch etapów: wszukania implikantów prostch oraz określenia minimalnego pokrcia. Dla funkcji boolowskiej algortm ten potrafi znaleźć minimaln opis funkcji. Zaproponowano modfikację algortmu Quine'a-McCluske a przeznaczonego do minimalizacji opisów funkcji w algebrze bramek prądowch []. W pierwszm etapie, oprócz wszukiwania implikantów prostch, wszukiwane są funkcje wzorcowe tpu T (badania wkazał, że stosowana obecnie realizacja sprzętowa funkcji wzorcowej tpu XOR nie pozwala uzskać opłacalnego zsku, zatem pominięto ją). W drugim etapie wbierane jest najmniejsze pokrcie funkcji spośród wszstkich wszukanch implikantów prostch i funkcji wzorcowch. Ze względu na różnice w ilości bramek potrzebnch do realizacji implikantu prostego ( bramka) i funkcji wzorcowej tpu T ( lub bramki w zależności od realizowanej funkcji) etap ten należało odpowiednio zmodfikować. Tabelę należ utworzć w taki sposób ab od lewej stron wstępował funkcje bazowe zawierające taką samą wagę jednek. Wagę tworz się obliczając liczbę jednek, z którch składa się funkcja bazowa. Dodatkowo dla funkcji wzorcowch tpu T, którch realizacja wmaga zastosowania dwóch bramek otrzmana liczba mnożona jest przez. Złożoność obliczeniowa proponowanej metod jest zbliżona do metod Quine'a-McCluske'a. W pierwszm etapie wzrost złożoności polega na dodatkowm utworzeniu (nie jest to wszukiwanie) funkcji wzorcowch tpu T, którch maksmalnie może bć tle ile jest implikantów pierwotnch. Drugi etap, utworzenie tabeli (zawierającej implikant pierwotne oraz funkcje bazowe) oraz wbór najmniejszego pokrcia, z reguł bardziej złożon można zrealizować na dwa sposob. Umieszczając w nim wszstkie znalezione implikant proste i funkcje wzorcowe

25 tpu T (znaczn wzrost złożoności obliczeniowej) lub upraszczając, można usunąć implikant proste wchodzące w skład funkcji wzorcowch tpu T. W tm drugim sposobie złożoność obliczeniowa będzie podobna do złożoności obliczeniowej algortmu Quine'a-McCluske a. Kolejne badania wkazał, że zastosowana metoda niestet również nie pozwala uzskać optmalnego opisu funkcji. Wprowadzono trzeci etap, któr sprawdza, cz któraś z wbranch funkcji wzorcowch tpu T może zostać zredukowana do implikantu prostego (doświadczalnie stwierdzono, że taka możliwość istnieje). Ostania opisana metoda wraz z poprawką (trzeci etap) jest aktualnie najlepszą metodą minimalizacji opisu funkcji w algebrze bramek prądowch. Metoda ta nadaje się do realizacji komputerowej i program taki został przez zespół zrealizowan. 4. Podsumowanie Implementacja prostch układów w technologii bramek prądowch nie wmaga dodatkowch narzędzi ani metod projektowania. Podstawowe układ można narsować oraz przetestować na zwkłej kartce. Kolejnm etapem jest projektowanie większch układów, realizującch bardziej skomplikowane funkcje logiczne. W zespole opracowano m.in. układ mnożące działające w artmetce resztowej, konwerter z sstemu resztowego do sstemu binarnego i odwrotnie, algortm krptograficzne. Projektowanie większch układów wiąże się z opracowaniem dodatkowch narzędzi oraz metod minimalizacji opisów funkcji. W referacie pokazano krok po kroku rozwój metod minimalizacji opisów funkcji w algebrze bramek prądowch. Począwsz od ręcznch, poprzez automatzacje, algortm ewolucjne, po metod komputerowe. Stosowane obecnie bramki prądowe posiadają budowę modułową (wróżnić można 4 różne moduł). Kolejne metod minimalizacji powinn tworzć prostsze opis funkcji, operując na funkcjach realizowanch przez te moduł, a nie na bramkach. Jako jeden z etapów rozwoju technologii bramek prądowch prof. A. Guziński zaproponował bramkę wielowejściową [3], której implementacja jest obecnie na ukończeniu. Wprowadzenie nowch bramek oznacza wprowadzenie kolejnch zmian do sposobów minimalizacji opisu funkcji lub wszukiwania innch funkcji bazowch. Pojawienie się wielu stanów logicznch daje większe możliwości uzskania prostszch opisów, lecz jednocześnie powoduje, że algortm do minimalizacji stają się coraz bardziej skomplikowane. Wkonano dla Proj. Bad. O N Zastosowanie układów cfrowch pracującch w trbie prądowm w jednostkach przetwarzającch sstemów krptograficznch. Bibliografia. Guziński A., Kielbasinski A., Current-Mode Digital Circuits Operating in Mied Analog-Digital Sstems Bulletin of the Polish Academ of Sciences, Technical Sciences, vol. 44, No., pp , 996. Gretkowski D., Guziński A., Kaniewski J., Maslennikow O., VHDL models of digital combinatorical circuits on the current-mode gates, Proc. 6-th Int. Conf. MIXDES 99, pp , Kraków, Poland, Maslennikow O., Approaches to Designing and Eamples of Digital Circuits Based on the Current-Mode Gates Data Recording, Storage & Processing, vol. 3, No., pp , 4. Maslennikow O., Pawlowski P., Sołtan P., Berezowski R., Current-Mode Digital Gates and Circuits: Conception, Design and Verification Proc. IEEE Int. Conf. ICECS, pp , Dubrovnik 5. Maslennikow O., Berezowski R., Soltan P., Rajewska M., Designing Prototpe of the Spartan II FPGA Slice with the Current-Mode Gates Proc. IEEE Int. Conf. ICCSC, pp. 8-85, St.-Petersburg 6. Maslennikow O., Gretkowski D., Pawlowski P., Current-Mode Circuits for Multiple-Valued Logic and Residue Number Sstem Arithmetic Proc. -th Int. Conf. MIXDES 3, pp. 8-87, 3 7. Maslennikow O., Podstaw teorii zautomatzowanego projektowania reprogramowalnch równoległch jednostek przetwarzającch dla jednoukładowch sstemów czasu rzeczwistego, Koszalin, 4 8. Berezowski R., Jednostki operacjne zbudowane w oparciu o bramki prądowe dla jednoukładowch sstemów VLSI, Rozprawa doktorska, Koszalin, 7

26 9. Maslennikowa N., Wiargodna implementacja algortmów algebr liniowej w układach FPGA zbudowanch w oparciu o bramki prądowe, Rozprawa doktorska, Koszalin, 7. Pawłowski P., Ocena przdatności bramek cfrowch pracującch w trbie prądowm w mieszanch sstemach analogowo-cfrowch, Rozprawa doktorska, Koszalin, 4. Słowik A., Białko M., O. Maslennikow, Evolutionar optimization of combinational digital circuits with current-mode gates with respect to transistor count, Int. Jour. ITIC, V., No., / 6r. / stron: Rajewska M., Berezowski R., Maslennikow O., Wkorzstanie algortmu Quine'a-McCluske'a do optmalizacji układów cfrowch zbudowanch z bramek prądowch, KOWBAN 7 3. Guziński A., Pawłowski P., Kaniewski J., Maslennikow O., Maslennikowa N., Czwrow D., Rataj D., Designing digital circuits with the current-mode gates, buletin of the polish academ of sciences, 999

27 Zeszt Naukowe Wdziału Elektroniki i Informatki, Nr 3, pp , Łukasz Bartłomiej Chrobak Mirosław Andrzej Maliński Katedra Podstaw Elektroniki Wdział Elektroniki i Informatki Politechnika Koszalińska ul. Śniadeckich, Koszalin Badania parametrów rekombinacjnch materiałów krzemowch z wkorzstaniem nieniszczącej techniki MFCA opartej na zjawisku modulacji absorpcji na nośnikach swobodnch Wstęp Parametr rekombinacjne materiałów krzemowch są jednmi z ważniejszch, którch znajomość jest niezbędna prz projektowaniu urządzeń optoelektronicznch (np. ogniw słonecznch, detektorów, itp.). W ostatnich latach można zaobserwować wzrost zainteresowania nieniszczącmi metodami do wznaczania parametrów rekombinacjnch materiałów krzemowch [-4]. Jedną z nich jest metoda MFCA (ang. Modulated Free Carrier Absorption), która umożliwia wznaczenie czasu żcia nośników, współcznnika dfuzji nośników, a także prędkości ich rekombinacji powierzchniowej. Jej podstaw teoretczne, a także przkładowe charakterstki częstotliwościowe amplitudowe i fazowe uzskane na płtkach krzemowch przedstawiono w prac [5]. Modfikację metod MFCA opartą na przestrzennej separacji wiązki wzbudzającej nośniki i wiązki sondującej przedstawiono w pracach [6,7]. Wpłw szerokości wiązki sondującej na sgnał MFCA przedstawiono w prac [8]. Porównanie czułości dwóch odmian metod MFCA opartch na pomiarze sgnału MFCA w funkcji częstotliwości modulacji oraz w funkcji odległości wiązki wzbudzającej i wiązki sondującej przedstawiono w prac [9]. Rozkład przestrzenn nośników w modelu 3D niezbędn do obliczeń wielkości sgnału MFCA przedstawiono w prac []. Wniki badań, porównującch metodę MFCA z metodą pomiarową bazującą na wkorzstaniu mikrofal, zwerfikowane pomiarami fotokonduktancji przedstawiono w prac []. Przedstawione w niniejszej prac zagadnienia dotczące metod MFCA są ciągle aktualne i znajdują się w spektrum zainteresowań naukowców z międznarodowch jednostek naukowch [- 4]. Metodologia pomiarów i rozważania teoretczne Znajomość parametrów rekombinacjnch materiałów krzemowch jest wsoce pożądana, zwłaszcza prz projektowaniu i wtwarzaniu ogniw słonecznch. Przkładowe zdjęcie płtki krzemowej wkorzstanej do badań przedstawiono na Rs..

28 Rs.. Widok płtki krzemowej wkorzstwanej prz produkcji ogniw słonecznch (Dzięki uprzejmości Berlin Solar). Idea metod MFCA polega na wzbudzaniu nośników z pasma walencjnego do pasma przewodnictwa w wniku absorpcji światła lasera wzbudzającego oświetlającego próbkę. W wniku tego uzskuje się dfuzjne fale plazmowe w próbce, a więc fale gęstości ładunku. Następnie rejestruje się natężenie wiązki sondującej przechodzącej (w bliskiej podczerwieni) przez próbkę. Dla krótszej długości fali niż długość odpowiadająca przerwie energetcznej badanego materiału, prawie cała energia zostanie zaabsorbowana, co powoduje generację nośników swobodnch w paśmie przewodnictwa. Natężenie światła lasera sondującego (pracującego na długości fali większej niż odpowiadająca długość fali przerwie energetcznej) przechodzącego przez próbkę, ze względu na absorpcję na nośnikach swobodnch w paśmie przewodnictwa, będzie mniejsze proporcjonalnie do koncentracji nośników swobodnch wgenerowanch światłem lasera wzbudzającego. Zatem sgnał transmisji światła lasera podczerwonego, prz zmodulowanej natężeniowo wiązce światła lasera wzbudzającego, jest zmodulowan w wniku periodcznie zmiennej koncentracji nośników, powodującej periodczną zmianę absorpcji światła na nośnikach swobodnch. W skład stanowiska pomiarowego wchodził dwa laser półprzewodnikowe. Jeden z nich modulowan natężeniowo w dziedzinie częstotliwości i pracując na długości fali 53 nm pełniąc rolę lasera pompującego nośniki z pasma walencjnego do pasma przewodnictwa oraz laser półprzewodnikow pracując w trbie ciągłm na długości fali 45 nm (bliska podczerwień) pełniąc rolę lasera sondującego. Za pomocą preczjnej optki, oba strumienie bł skupiane dokładnie w tm samm punkcie na próbce. Natężenie przechodzącego strumienia światła podczerwonego bło rejestrowane za pomocą szbkiego detektora firm Thorlabs z serii PDA. Zarejestrowan sgnał podawan bł na dwukanałow wzmacniacz fazoczuł (Stanford Research SR 83), pełniąc również rolę generatora przebiegu modulującego dla lasera pompującego. Całe stanowisko bł sterowane z wkorzstaniem algortmów sterującch zaimplementowanch w aplikacji napisanej w jęzku wsokiego poziomu C++. Schemat stanowiska pomiarowego do badań metodą MFCA przedstawiono na Rs..

29 45 nm IR Laser Beam of Light Beam of Light Lens Computer 53 nm Laser IR Filter Beam spliter Sample Detector Lock-In Amplifier Rs.. Schemat stanowiska ekspermentalnego do nieniszczącch badań parametrów rekombinacjnch materiałów optoelektronicznch z wkorzstaniem techniki zmodulowanej absorpcji (MFCA) na swobodnch nośnikach. Zależność na amplitudę i fazę sgnału MFCA w dziedzinie częstotliwości, któr jest wprost proporcjonaln do rozkładu przestrzennego ładunku w próbce, obliczane bł według wzorów przedstawionch poniżej. Amp( f,, D, V, V ) ( f,, D, V, V) () 8 Phase( f,, D, V, V ) ( ( f,, D, V, V )) () d ( f,, D, V, V) a n( ) d (3) n( ) K ( f, ) B ( f,, D, V, V)e Le( f, ) B( f,, D, V, V)e Le( f, ) e D Le( f, ) i ( f ) I (, ) K f ED Le( f, ) (4) (5) (6) D b( f,, V) g VLe( f, ) ( f,, V ) D V Le( f, ) (7) b( f,, V ) b( f,, V ) Le( f, ) g ( f,, V ) g( f,, V ) Le( f, ) (8) d g ( f,, V ) b( f,, V ) e Le( f, ) b ( f,, V ) g ( f,, V ) e d B ( f,, D, V, V ) d d g ( f,, V ) b( f,, V ) e Le( f, ) g ( f,, V ) b( f,, V ) e Le( f, ) (9)

30 Faza [stopnie] Amplituda [a. u.] d g ( f,, V ) b( f,, V ) e Le( f, ) b( f,, V ) g ( f,, V ) e d B ( f,, D, V, V ) d d g ( f,, V ) b( f,, V ) e Le( f, ) g ( f,, V ) b( f,, V ) e Le( f, ) () Na dwóch kolejnch rsunkach (Rs.3. oraz Rs.4.) przedstawione został wniki smulacji charakterstk amplitudowch i fazowch sgnału MFCA dla trzech różnch wartości czasów żcia nośników. Smulacje przeprowadzone został według modelu przedstawionego powżej. Wartości parametrów przjęte do smulacji bł następujące: D=5 cm /s (współcznnik dfuzji nośników dla materiałów krzemowch tpu p), prędkości rekombinacji powierzchniowch od stron polerowanej i szlifowanej kolejno V B = cm/s, V G =5 cm/s oraz grubość próbki d=.63 cm. τ =5 μs τ =3 μs τ 3 = μs Częstotliwość [Hz] Rs.3. Teoretczne charakterstki amplitudowe sgnału MFCA dla trzech różnch wartości czasu żcia nośników. Linia niebieska odpowiada wzbudzeniu próbki od stron polerowanej, natomiast linia czerwona od stron szlifowanej. Wartości poszczególnch parametrów przjętch do smulacji: d=.63 cm, D=5 cm /s, V G =5 cm/s, V B = cm/s. τ = μs 4 τ =3 μs 6 τ 3 =5 μs Częstotliwość [Hz]

31 Amplituda [j. u.] Rs.4. Teoretczne charakterstki fazowe sgnału MFCA dla trzech różnch wartości czasu żcia nośników. Linia niebieska odpowiada wzbudzeniu próbki od stron polerowanej, natomiast linia czerwona od stron szlifowanej. Wartości poszczególnch parametrów przjętch do smulacji: d=.63 cm, D=5 cm /s, V G =5 cm/s, V B = cm/s. Z przedstawionch powżej charakterstk teoretcznch, można wwnioskować, że możliwe jest określenie parametrów rekombinacjnch materiałów krzemowch z charakteru przebiegów sgnału MFCA. Warto zwrócić uwagę na fakt, że metoda ta (podobnie jak metoda fotoakustczna [5]) pozwala również określić prędkości rekombinacji powierzchniowej badanego materiału. Wniki ekspermentalne Próbki poddane analizie, został uprzednio specjalnie przgotowane. Charakterzował się dwoma rodzajami powierzchni, a mianowicie jedna ze stron bła polerowana, druga szlifowana. Pomiar został przeprowadzone w temperaturze pokojowej. Pomiar amplitud i faz sgnału MFCA został przeprowadzone w zakresie częstotliwości od Hz do 5 khz. Uzskane wniki ekspermentalne bł poprawione na charakterstkę referencjną toru pomiarowego. Doświadczalne i teoretczne amplitudowe charakterstki częstotliwościowe uzskane na wbranej próbce krzemowej tpu p przedstawiono na Rs.5. strona szlifowana strona polerowana Częstotliwość [Hz] Rs.5. Amplitudowe charakterstki teoretczne i ekspermentalne sgnału MFCA dla próbki krzemowej o grubości d=.63 cm. Kółka wniki ekspermentalne, linie ciągłe charakterstki teoretczne. Uzskane wartości parametrów: τ= s, D=7 cm /s, V G =46 cm/s, V B =6 cm/s. Ekstrakcja poszukiwanch wartości parametrów rekombinacjnch odbła się przez zastosowanie techniki optmalizacji do dopasowania krzwch teoretcznch do wników doświadczalnch. Procedura ta realizowana bła dwustopniowo, a mianowicie pierwsz uzskan wnik podstawian bł jako punkt startow do ponownego procesu optmalizacji. Uzskane wartości parametrów bł następujące: τ = s, D=7 cm /s, V G =46 cm/s, V B =6 cm/s. Doświadczalne i teoretczne fazowe charakterstki częstotliwościowe uzskane na tej samej próbce krzemowej tpu p przedstawiono na Rs.6.

32 Faza [stopnie] 4 6 strona szlifowana strona polerowana Częstotliwość [Hz] Rs.6. Fazowe charakterstki teoretczne i ekspermentalne sgnału MFCA dla próbki krzemowej o grubości d=.63 cm. Kółka wniki ekspermentalne, linie ciągłe charakterstki teoretczne. Uzskane wartości parametrów: = s, D=7 cm /s, V G =46 cm/s, V B =6 cm/s. Podsumowanie W artkule przedstawiono nieniszczącą metodę MFCA do badań parametrów rekombinacjnch materiałów optoelektronicznch, opartą na zjawisku modulacji absorpcji na nośnikach swobodnch. Uzskane wniki są zgodne z wnikami otrzmanmi prz zastosowaniu metod fotoakustcznej. Potwierdza to poprawność i celowość stosowanch obdwu metod. Metoda MFCA w znacznie przstępniejsz sposób (w porównaniu z metodą fotoakustczną) umożliwia badania całch płtek krzemowch mające na celu sporządzanie tzw. map rozkładu czasów żcia nośników. Podziękowania Praca naukowa finansowana ze środków budżetowch na naukę w latach - jako projekt badawcz numer N N Bibliografia [] Warta W., Defect and impurit diagnostics and process monitoring, Solar Energ and Solar Cells, No 7, s [] Berman G. M., Call N. J., Johnson S. W., Ahrenkiel R. K., Rotolante R.A., A comparison of transient and imaging techniques for measuring, 8th Workshop on Crstalline Silicon Solar Cells and Modules: Materials and Processes 8, s [3] Johnston S.W., Call N. J., Phan B., Ahrenkiel R. K, Applications of imaging techniques for solar cell characterization, 34th IEEE Photovoltaic Specialists Conference 9, s [4] Schroeder D., Some Recent Advances in Contactless Silicon Characterization, ECS Transactions 6, No 3 (4), s [5] Dietzel D., Gibkes J., Chotikaprakhan S., Bein B. K., Pelz J., Radiometric Analsis of Laser Modulated IR Properties of Semiconductors, International Journal of Thermophsics 3, No 4 (3), s

33 [6] Li B., Li X., Li W., Huang Q., Zhang X., Accurate determination of electronic transport properties of semiconductor wafers with spatial resolved photo-carrier techniques, Journal of Phsics: Conference Series, No 4, s. 3. [7] Zhang X., Li B., Gao C., Analsis of free carrier absorption measurement of electronic transport properties of silicon wafers, European Phsics Journal Special Topics 8, No 53, s [8] Huang Q., Li B., Liu X., Influence of probe beam size on signal analsis of modulated free carrier absorption technique, Journal of Phsics: Conference Series, No 4, s. 84. [9] Li W., Li B., Analsis of modulated free-carrier absorption measurement of electronic transport properties of silicon wafers, Journal of Phsics: Conference Series, No 4, s. 6. [] Mandelis A., Balista J., Shaughness D., Infrared photocarrier radiometr of semiconductors: Phsical principles, quantitative depth profilometr, and scanning imaging of deep subsurface electronics defects, Phsical Review 3, No B 67, s. 58. [] Schmidt J., Measurement of differential and actual recombination parameters on crstalline silicon wafers, IEEE Transactions on Electron Devices 999, No 46 (), s [] Creazzo T., Redding B., Marchena E., Shi S., Prater D. W., Free-carrier absorption modulation in silicon nanocrstal slot waveguides, Optics Letters, No 35 (), s [3] Huang Q., Li B., Self-eliminating instrumental frequenc response from free carrier absorption signals for silicon wafer characterization, Rev. Sci. Instrum., No 8, s [4] Huang Q., Li B., Electronic transport characterization of silicon wafers b combination of modulated free carrier absorption and photocarrier radiometr, J. Appl. Phs., No 9, s [5] Malinski M., Chrobak Ł., Patrn A., Theoretical and Eperimental Studies of a Plasma Wave Contribution to the Photoacoustic Signal for Si Samples, Acta Acustica united with Acustica 9, No 95, s Streszczenie W prac przedstawiono rozważania teoretczne i wniki ekspermentalne badań parametrów rekombinacjnch materiałów krzemowch z wkorzstaniem techniki MFCA. Wkorzstana technika badawcza bazuje na zjawisku modulacji absorpcji na nośnikach swobodnch. Abstract This paper presents theoretical and eperimental results of investigations of the recombination parameters of the silicon materials with the MFCA method. The applied technique is based on the phenomena of the modulated free carriers absorption.

34 Zeszt Naukowe Wdziału Elektroniki i Informatki, Nr 3, pp. 59 7, Dariusz Jakóbczak Katedra Podstaw Informatki i Zarządzania Wdział Elektroniki i Informatki Politechnika Koszalińska ul. Śniadeckich, Koszalin Shape Coefficients via Method of Hurwitz-Radon Matrices. Introduction A significant problem in object recognition and computer vision [] is that of appropriate shape representation and reconstruction. Classical discussion about shape representation is based on the problem: contour versus skeleton. This paper is voting for contour which forms boundar of the object. Contour of the object, represented b contour points, consists of information which allows us to describe man important features of the object as the shape coefficients []. A digital curve (open or closed) ma be represented b chain code (Freeman s code). Chain code depends on selection of the started point and transformations of the object. So Freeman s code is one of the method how to describe and to find contour of the object. An analog (continuous) version of Freeman s code is the curve - s. Another contour representation and reconstruction is based on the Fourier coefficients calculated in Discrete Fourier Transformation (DFT). These coefficients are used to fi similarit of the contours with different sizes or directions. If we assume that a contour is built from the segments of a line and fragments of circles or ellipses, Hough transformation is applied to detect the contour lines. Also geometrical moments of the object are used during the process of object shape representation [3]. MHR method requires to detect specific points of the object contour, for eample in compression and reconstruction of monochromatic medical images [4]. Contour is also applied in the shape decomposition [5]. Man branches of medicine, for eample computed tomograph [6], need suitable and accurate methods of contour reconstruction [7]. Also industr and manufacturing are looking for the methods connected with geometr of the contour [8]. So suitable shape representation and precise reconstruction or interpolation [9] of the object contour is a ke factor in man applications of computer analsis and image processing.. Contour Representation The shape can be represented b the object contour, i.e. curves that create each part of the contour. One curve is described b the set of nodes ( i, i ) R (contour points) as follows in proposed method:. nodes (interpolation points) are settled at local etrema (maimum or minimum) of one of coordinates and at least one point between two successive local etrema;

35 . nodes ( i, i ) are monotonic in coordinates i ( i < i+ for all i) or i ( i < i+ ); 3. one curve (one part of the contour) is represented b at least five nodes. Condition is done for the most appropriate description of a curve. So we have m curves C, C,... C m that build whole contour and each curve is represented b the nodes according to assumptions -3. Fig.. A contour consists of three parts (three curves and their nodes) Fig. is an eample for m = 3: first part of the contour C is represented b the nodes monotonic in coordinates i, second part of the contour C is represented b the nodes monotonic in coordinates i and third part C 3 could be represented b the nodes either monotonic in coordinates i or monotonic in coordinates i. Number of the curves is optional and number of the nodes for each curve is optional too (but at least five nodes for one curve). Representation points are treated as interpolation nodes. How accurate can we reconstruct whole contour using representation points? The contour reconstruction is possible using novel MHR method. 3. Contour Reconstruction The following question is important in mathematics and computer sciences: is it possible to find a method of curve interpolation in the plane without building the interpolation polnomials or other functions? Our paper aims at giving the positive answer to this question. In comparison MHR method with Bézier curves, Hermite curves and B-curves (B-splines) or NURBS one unpleasant feature of these curves must be mentioned: a small change of one characteristic point can make big change of whole reconstructed curve. Such a feature does not appear in MHR method. The methods of curve interpolation based on classical polnomial interpolation: Newton, Lagrange or Hermite polnomials and the spline curves which are piecewise polnomials []. Classical methods are useless to interpolate the function that fails to be differentiable at one point, for eample the absolute value function f() = at =. If point (;) is one of the interpolation nodes, then precise polnomial interpolation of the absolute value function is impossible. Also when the graph of interpolated function differs from the shape of polnomials considerabl, for eample f() = /, interpolation is ver hard because of eisting local etrema of polnomial. Lagrange interpolation polnomial for function f() = / and nodes (5;.), (5/3;.6), (;), (5/7;.4), (5/9;.8) has one minimum and two roots.

36 Fig.. Lagrange interpolation polnomial for nodes (5;.), (5/3;.6), (;), (5/7;.4), (5/9;.8) differs etremel from the shape of function f() = / We cannot forget about the Runge s phenomenon: when the interpolation nodes are equidistance then high-order polnomial oscillates toward the end of the interval, for eample close to - and with function f() = /(+5 ) []. Method of Hurwitz Radon Matrices (MHR), described in this paper, is free of these bad features. The curve or function in MHR method is parameterized for value [;] in the range of two successive interpolation nodes. 3.. The Operator of Hurwitz-Radon Adolf Hurwitz (859-99) and Johann Radon ( ) published the papers about specific class of matrices in 93, working on the problem of quadratic forms. Matrices A i, i =, m satisfing A j A k +A k A j =, A j = -I for j k; j, k =,...m are called a famil of Hurwitz - Radon matrices. A famil of Hurwitz - Radon (HR) matrices has important features []: HR matrices are skew-smmetric (A i T = - A i ) and reverse matrices are eas to find (A i - = - A i ). Onl for dimension N =, 4 or 8 the famil of HR matrices consists of N - matrices. For N = we have one matri:. A For N = 4 there are three HR matrices with integer entries:, A, A. 3 A For N = 8 we have seven HR matrices with elements, ± [4]. So far HR matrices are applied in electronics [3]: in Space-Time Block Coding (STBC) and orthogonal design [4], also in signal processing [5] and Hamiltonian Neural Nets [6]. If one curve is described b a set of representation points {( i, i ), i =,,, n} monotonic in coordinates i, then HR matrices combined with the identit matri I N are used to build the orthogonal and discrete Hurwitz - Radon Operator (OHR). For nodes (, ), (, ) OHR M of dimension N = is constructed: ) )( ( A I A I B, B M, M. () Matri M in () is found as a solution of equation:

37 a b b a. () For nodes (, ), (, ), ( 3, 3 ), ( 4, 4 ), monotonic in i, OHR of dimension N = 4 is constructed: u u u u u u u u u u u u u u u u M (3) where u, u, u, u. Matri M in (3) is found as a solution of equation: a b c d b a d c c d a b d c b a (4) For nodes (, ), (, ),, ( 8, 8 ), monotonic in i, OHR of dimension N = 8 is built [7] similarl as () or (3). Note that OHR operators M ()-(3) satisf the condition of interpolation M = (5) for = (,, N ) T R N,, = (,, N ) T R N, N =, 4 or 8. If one curve is described b a set of nodes {( i, i ), i =,,, n} monotonic in coordinates i, then HR matrices combined with the identit matri I N are used to build the orthogonal and discrete reverse Hurwitz - Radon Operator (reverse OHR) M -. If matri M in ()-(3) is described as: ), ( D I u M N N i i where D with elements u,, u N-, then reverse OHR M - is given b: ). ( D I u M N N i i (6) Note that reverse OHR operator (6) satisfies the condition of interpolation M - = (7) for = (,, N ) T R N, = (,, N ) T R N,, N =, 4 or Method of Hurwitz-Radon Matrices Ke question looks as follows: how can we compute coordinates of points settled between the interpolation nodes? On a segment of a line ever number c situated between a and b is described b a linear (conve) combination c= a+( - ) b for a b c b [;]. (8) When the nodes are monotonic in coordinates i, the average OHR operator M of dimension N =, 4 or 8 is constructed as follows: ) ( M M M (9)

38 with the operator M built ()-(3) b odd nodes ( =a, ), ( 3, 3 ),, ( N-, N- ) and M built ()-(3) b even nodes ( =b, ), ( 4, 4 ),, ( N, N ). Having the operator M for coordinates i < i+ it is possible to reconstruct the second coordinates of points (,) in terms of the vector C defined with c i = i- + (-) i, i =,,, N () as C = [c, c,, c N ] T. The required formula is similar to (5): Y( C) M C () in which components of vector Y(C) give the second coordinate of the points (,) corresponding to the first coordinate, given in terms of components of the vector C. On the other hand, having the operator M - for coordinates i < i+ it is possible to reconstruct the first coordinates of points (,): M M ( ) M, c i = i- + (-) i, X ( C) M C. () Contour of the object is constructed with several number of curves. Calculation of unknown coordinates for contour points using (8)-() is called b author the method of Hurwitz - Radon Matrices (MHR). Here is the application of MHR method for functions f() = / (nodes as Fig.) and f() = /(+5 ) with five nodes equidistance in first coordinate: i = -, -.5,,.5,. a) 4 6 b) Fig. 3. Twent si interpolated points of functions f()=/ (a) and f() = /(+5 ) (b) using MHR method with 5 nodes MHR interpolation for function f() = / gives better result then Lagrange interpolation (Fig.). The same can be said for function f() = /(+5 ). 4. Shape Coefficients Shape coefficients are the parameters that characterizing and describing the shape of the object. Most of the shape coefficients are calculated using area of the object S and length of the contour L. For eample [8]:. coefficient R S R S L, 4 S. coefficient of Feret R F 3. coefficients R C and R C L h RF, Lv S R C, L R C, 4. coefficient of Malinowska R M R M L S,

39 5. coefficient of Blair-Bliss R B R B S i i r, 6. coefficient of Danielsson R D R D S i 3 li, 7. coefficient of Haralick R H R H c i i di d i, 8. coefficient of compactness R C S RC, S p 9. coefficient R min /R ma where: R min minimal distance of object contour to center of gravit, R ma maimal distance of object contour to center of gravit, S p minimal area of the rectangle covering the object, L h maimal horizontal diameter of the object (horizontal Feret s diameter), L v maimal vertical diameter of the object (vertical Feret s diameter), r i distance of object piel to center of gravit, i number of object piel, l i minimal distance of object piel to object contour, d i distance of contour piel to center of gravit, c number of contour piels. 4. Length of the contour The contour is divided into m curves C, C,... C m. Having nodes (, ), (, ),, ( n, n ) for each C i in MHR method [9], it is possible to compute as man curve points as we want for an parameter [;] (8). Assume that k is the number of reconstructed points p together with n nodes (k = n + p). So a curve C i consists of k points that are indeed (, ), (, ),, ( k, k ), where (, ) = (, ) and ( k, k ) = ( n, n ). The length of a curve C i, consists of k points, is estimated: k i R R min ma i ' i ') ( i ' i '), d ( C ) (. (3) i Length of whole contour L is computed: L = d(c ) + d(c ) + + d(c m ). (4) Two eamples of estimation a length of the curve via MHR method []. Eample The graph of function f() = /(+5 ) reconstructed via MHR method (8)-() for N = with nodes = -., -.5,,.5,. (n = 5) and calculated points p = 36 looks as follows (the curve is described b k = 4 points):

40 Fig. 4. The curve = /(+5 ) reconstructed b MHR method for five nodes and 36 calculated points Length of the curve characterized on Fig.4 and estimated b (3) is d(c) =.643 whereas precise length is d(f) =.679. There is no Runge phenomenon on Fig.4 and MHR method preserves the smmetr of the curve. Eample The graph of function f() = / reconstructed via MHR (8)-() for N = with nodes =.4,.7,.,.3,.6 (n = 5) and calculated points p = 36 looks as follows (the curve is described b k = 4 points): Fig. 5. The curve = / reconstructed b MHR method for five nodes and 36 calculated points Length of the curve characterized on Fig.5 and estimated b (3) is d(c) = 4.5 whereas precise length is d(f) = Area of the object Area of the object can be divided horizontall or verticall (Fig.6) into the set of l polgons: triangles and quadrangles (squares, rectangles, trapezoids, rhombuses, parallelograms). Fig. 6. The object area consists of polgons The coordinates of corners for each polgon P i are calculated b MHR method [] and then it is eas to estimate the area of P i. For eample P as a trapezoid with the corners (, ), (, ), (, 3 ), (, 4 ): Fig. 7. Trapezoid as a part of the object Area of a trapezoid P is computed:

41 s( P ) ( 4 3 ). It is eas to compute the area of other polgons with given corners. For eample a triangle P with sides a, b, c and p = (a+b+c)/: and a rhombus P 3 with diagonals d and d : s( P ) p( p a)( p b)( p c) s( P3 ) d d. Estimation of the object area S is given b a formula: l S s( ). (5) i Feret s diameters (horizontal L h and vertical L v ) are also possible to calculate having a contour of the object. Contour points, computed b MHR method [], are applied in shape coefficients. P i 5. Conclusions The method of Hurwitz-Radon Matrices leads to contour interpolation and shape reconstruction depending on the number and location of contour points. No characteristic features of the curve, significant for classical polnomial interpolations or Bezier curves and NURBS, are important in MHR method. MHR gives the possibilit of reconstruction a curve consists of several parts, for eample closed curve (contour). The onl condition is to have a set of nodes for each part of a curve or contour according to assumptions in MHR method. An point of the contour can be calculated b MHR method and then parameters of the object used in shape coefficients are computed. Contour representation and curve reconstruction b MHR method is connected with possibilit of changing the nodes coordinates and reconstruction of new curve or contour for new set of nodes, no matter what shape of curve or contour is to be reconstructed. Main features of MHR method are: accurac of shape reconstruction depending on number of nodes and method of choosing nodes; reconstruction of curve consists of L points is connected with the computational cost of rank O(L) [9]; MHR method is dealing with local operators: average OHR operators are built b successive 4, 8 or 6 nodes, what is connected with smaller computational costs then using all nodes; MHR is not an affine interpolation [3]. Future works are connected with: geometrical transformations of contour (translations, rotations, scaling)- onl nodes are transformed and new curve (for eample contour of the object) for new nodes is reconstructed, possibilit to appl MHR method to three-dimensional curves and connection MHR method with object recognition [4]. References. Ballard, D.H.: Computer Vision. Prentice Hall, New York (98). Tadeusiewicz, R., Flasiński, M.: Image Recognition. PWN, Warsaw (99) 3. Choraś, R.S.: Computer Vision. Eit, Warsaw (5)

42 4. Jakóbczak, D., Kosiński, W.: Application of Hurwitz - Radon Matrices in Monochromatic Medical Images Decompression. In: Kowalczuk, Z., Wiszniewski, B. (eds.) Intelligent Data Mining in Diagnostic Purposes: Automatics and Informatics, pp , PWNT, Gdansk (7) 5. Latecki, L.J., Lakaemper, R.: Conveit Rule for Shape Decomposition Based on Discrete Contour Evolution. Computer Vision and Image Understanding 3(73), (999) 6. Cierniak, R.: Computed Tomograph. Eit, Warsaw (5) 7. Soussen, C., Mohammad-Djafari, A.: Polgonal and Polhedral Contour Reconstruction in Computed Tomograph. IEEE Transactions on Image Processing (3), (4) 8. Tang, K.: Geometric Optimization Algorithms in Manufacturing. Computer Aided Design & Applications (6), (5) 9. Kozera, R.: Curve Modeling via Interpolation Based on Multidimensional Reduced Data. Silesian Universit of Technolog Press, Gliwice (4). Dahlquist, G., Bjoerck, A.: Numerical Methods. Prentice Hall, New York (974). Ralston, A.: A First Course in Numerical Analsis. McGraw-Hill Book Compan, New York (965). Eckmann, B.: Topolog, Algebra, Analsis- Relations and Missing Links. Notices of the American Mathematical Societ 5(46), 5-57 (999) 3. Citko, W., Jakóbczak, D., Sieńko, W.: On Hurwitz - Radon Matrices Based Signal Processing. Workshop Signal Processing at Poznan Universit of Technolog (5) 4. Tarokh, V., Jafarkhani, H., Calderbank, R.: Space-Time Block Codes from Orthogonal Designs. IEEE Transactions on Information Theor 5(45), (999) 5. Sieńko, W., Citko, W., Wilamowski, B.: Hamiltonian Neural Nets as a Universal Signal Processor. 8 th Annual Conference of the IEEE Industrial Electronics Societ IECON () 6. Sieńko, W., Citko, W.: Hamiltonian Neural Net Based Signal Processing. The International Conference on Signal and Electronic Sstem ICSES () 7. Jakóbczak, D.: D and 3D Image Modeling Using Hurwitz-Radon Matrices. Polish Journal of Environmental Studies 4A(6), 4-7 (7) 8. Tadeusiewicz, R., Korohoda, P.: Computer Analsis and Image Processing. FPT, Cracow (997) 9. Jakóbczak, D.: Curve Interpolation Using Hurwitz-Radon Matrices. Polish Journal of Environmental Studies 3B(8), 6-3 (9). Jakóbczak, D.: Shape Representation and Shape Coefficients via Method of Hurwitz- Radon Matrices. Lecture Notes in Computer Science 6374 (Computer Vision and Graphics: Proc. ICCVG, Part I), Springer-Verlag Berlin Heidelberg, 4-49 (). Jakóbczak, D.: Application of Hurwitz-Radon Matrices in Shape Representation. In: Banaszak, Z., Świć, A. (eds.) Applied Computer Science: Modeling of Production Processes (6), pp Lublin Universit of Technolog Press, Lublin (). Jakóbczak, D.: Object Modeling Using Method of Hurwitz-Radon Matrices of Rank k. In: Wolski, W., Borawski, M. (eds.) Computer Graphics: Selected Issues, pp Universit of Szczecin Press, Szczecin () 3. Jakóbczak, D.: Implementation of Hurwitz-Radon Matrices in Shape Representation. In: Choraś, R.S. (ed.) Advances in Intelligent and Soft Computing 84, Image Processing and Communications: Challenges, pp Springer-Verlag, Berlin Heidelberg () 4. Jakóbczak, D.: Object Recognition via Contour Points Reconstruction Using Hurwitz- Radon Matrices. In: Józefczk, J., Orski, D. (eds.) Knowledge-Based Intelligent Sstem Advancements: Sstemic and Cbernetic Approaches, pp IGI Global, Hershe PA, USA ()

43 Abstract Computer vision needs suitable methods of shape representation and contour reconstruction. Method of Hurwitz-Radon Matrices (MHR), invented and described b the author, is applied in reconstruction and interpolation of curves in the plane. Reconstructed curves represent the shape and contour of the object. An point of the contour can be calculated b MHR method and then parameters of the object, used in shape coefficients, are computed: length of the contour, area of the object, Feret s diameters. Proposed method is based on a famil of Hurwitz-Radon (HR) matrices. The matrices are skew-smmetric and possess columns composed of orthogonal vectors. The operator of Hurwitz-Radon (OHR), built from these matrices, is described. The shape is represented b the set of nodes. It is shown how to create the orthogonal and discrete OHR and how to use it in a process of shape representation and reconstruction. MHR method is interpolating the curve point b point without using an formula or function. Streszczenie Komputerowa wizja wmaga odpowiednich metod reprezentacji kształtu obiektu i rekonstrukcji jego konturu. Jedna z takich metod, opracowana i nazwana przez autora metodą Macierz Hurwitza-Radona (MHR), może zostać użta w interpolacji i rekonstrukcji krzwch płaskich. Odtworzone krzwe przedstawiają kształt i kontur obiektu. Dzięki metodzie MHR możliwe jest wznaczenie dowolnego punktu konturu i obliczenie parametrów użwanch we współcznnikach kształtu: długość konturu, powierzchnia obiektu, średnice Fereta. Metoda ta jest oparta na rodzinie macierz Hurwitza-Radona (HR). Macierze HR są skośno-smetrczne i składają się z kolumn tworzącch ortogonalne wektor. W prac pokazano jak konstruować Operator Hurwitza-Radona (OHR) oraz jak wkorzstać go w procesie interpolacji konturu. Kształt obiektu opisan jest za pomocą punktów węzłowch. Metoda MHR rekonstruuje kontur i kształt obiektu punkt po punkcie, bez użcia wzoru opisującego krzwą.

44 Zeszt Naukowe Wdziału Elektroniki i Informatki, Nr 3, pp. 73 8, Leszek Bchto Wdział Elektroniki i Informatki Politechnika Koszalińska ul. Śniadeckich, Koszalin UKŁAD MONITOROWANIA SYSTEMU FOTOWOLTAICZNEGO. Słowa kluczowe: fotowoltaika, monitorowanie, MAX4376, PolSun Streszczenie W prac przedstawiono budowę sstemu fotowoltaicznego znajdującego się Laboratorium Optoelektroniki Wdziału Elektroniki i Informatki Politechniki Koszalińskiej. Sstem służ celom ddaktcznm i rozwojowm z zakresu fotowoltaiki. Sstem wzbogacono w układ monitorowania stanu prac oraz oprogramowanie do gromadzenia danch pomiarowch. W prac zaprezentowano również przkładowe aplikacje wkorzstane do analiz danch ekspermentalnch. Rzeczwist zsk energetczn porównano z zskiem energetcznm otrzmanm w wniku smulacji za pomocą programu Polsun.. Budowa sstemu Prezentowan sstem fotowoltaiczn ma strukturę autonomiczną. W skład stemu wchodzi panel fotowoltaiczn zbudowan z dwóch modułów SF5, akumulator kwasow VARTA Hobb V, 9Ah, przetwornica napięcia VDC-3AC 5W; regulator sstemu RSS- oraz wkonan w ramach inżnierskiej prac dplomowej układ pomiaru parametrów prac. Panel fotowoltaiczn każd z modułów zawiera 36 ogniw. Całkowita moc modułu wnosi 5Wp(+/-5%). Napięcie Voc=,V a Isc=3,A. Optmaln punkt prac to 7,V i,9a. Podane parametr odnoszą się do warunków oświetlenia AM,5 i W/m. Moduł podłączono równolegle. Panel fotowoltaiczn zamocowano na dachu budnku D kampusu Politechniki Koszalińskiej prz ul.śniadeckich w kierunku wschodnim (takie ustuowanie uwarunkowane bło układem mocującm). Kąt międz płaszczzną dachu a panelu wnosi 45. Regulator sstemu regulator RSS- wkonano w Insttucie Technologii Elektronowej w Krakowie. Do zadań regulatora należ: Nadzór nad procesem ładowania akumulatora i niedopuszczenie do jego przeładowania Odłączenie obciążenia sstemu (przetwornic) z chwilą osiągnięcia minimalnego, dopuszczalnego poziomu naładowania akumulatora. Zapobiega to procesowi pełnego rozładowania i zasiarczenia. Załączenie obciążenia w momencie osiągnięcia przez akumulator określonego poziomu naładowania. Regulator może pracować z akumulatorami V lub 4V. Maksmaln prąd ogniwa i odbiornika wnosi 5A, maksmaln pobór prądu przez regulator to 5mA. Regulator dba o dostarczanie energii z baterii słonecznej do obciążenia. Jeżeli bateria jest w stanie dostarczać więcej energii niż potrzebuje obciążenie to nadwżka gromadzona jest w akumulatorze. Jeżeli napięcie ładowania przekrocz 3,7V±,V (7,4V±,4V) to regulator przerwa proces ładowania

45 5kΩ 3kΩ akumulatora. Jeżeli warunki słoneczne nie pozwalają na dostarczenie wstarczającej energii do obciążenia to regulator pobiera brakującą część z akumulatora. Pobieranie energii z akumulatora może trwać do chwili osiągnięcia przez akumulator napięcia,v±,v (,V±,4V). Po osiągnięciu przez akumulator tego poziomu następuje odłączenie obciążenia od sstemu. Zapobiega to całkowitemu rozładowaniu akumulatora. Ten stan trwa do momentu osiągnięcia przez akumulator napięcia włączenia obciążenia,6v±,v (5,V±,4V). W przpadku długotrwałego włączenia obciążenia akumulator jest stale doładowwan tak b utrzmwać poziom naładowania 3,7V±,V (7,4V±,4V). Układ monitorowania. Zasadniczo wróżnia się trz rodzaje sstemów monitorowania: globaln, analitczn i naukow [3]. W przpadku prezentowanego sstemu PV wbrano najprostrz, należąc do grup sstemów monitorowania globalnego. W jego skład wchodzą:moduł pomiarow ADAM47 firm Advantech, 3 dzielniki napięcia i 3 układ zamian prądu na napięcie. Punkt pomiarowe włączono w obwod baterii słonecznej, akumulatora i przetwornic (Rs.). Rs.. Schemat blokow sstemu fotowoltaicznego Dzielniki napięcia służą dopasowaniu napięć do poziomu akceptowalnego przez wejścia kart pomiarowej (±V). Stosunek podziału wnosi :3 (rezstor 3kΩ i 5kΩ) (Rs.). Pomiar prądu zrealizowano poprzez pomiar spadku napięcia na rezstorze pomiarowm Rsense= mω. Spadek napięcia mierzon jest za pomocą wzmacniacz pomiarowch wbudowanch w układ scalone firm MAXIM modele MAX4376 i MAX4377 []. Są to układ przeznaczone do kontroli prądu w blokach zasilania. Sgnał napięciow proporcjonaln do mierzonego prądu jest dodatkowo wzmacnian przez te układ -krotnie, 5-krotnie i - krotnie w zależności od wkonania. W prac zastosowano układ o wzmocnieniu co oznacza że maksmaln, możliw do zmierzenia prąd wnosi V/(mΩ)=A. Dość dużą zaletą tch układów jest szeroki zakres napięć zasilającch (+3V do 8V) co pozwoliło wkorzstać do zasilania zasilacz modułu ADAM47 (+8V). R sense =mω V U MAX4376 lub MAX4377 U Rs.. Schemat jednego z 3 układów pomiaru napięcia i prądu

46 Niestet układ te są w stanie mierzć prąd płnąc w jednm kierunku dlatego do pomiaru prądu akumulatora wkorzstano podwójn układ MAX4377. Jeden ze wzmacniacz mierz prąd ładowania dając napięcie większe od V, gd płnie prąd rozładowania daje napięcie V. Drugi wzmacniacz pomiarow włączono tak b mierzł prąd rozładowania. Ostatecznie zajęto 7 wejść analogowch modułu pomiarowego ADAM47. Ósme, niewkorzstane wejście podłączono do mas tak b nie generowało sgnałów zakłócającch. Całość wraz z bezpiecznikami zamontowano w szafce elektrcznej. Moduł ADAM47 podłączono kablem 4-żłowm z konwerterem RS485<->RS3 (ADAM 45). Przejście z interfejsu RS485 na RS3 umożliwiło podłączenie sstemu pomiarowego do komputera PC. Więcej szczegółów dot. budow prezentowanego sstemu solarnego znajduje się w prac []. Rs. 3. Widok stemu fotowoltaicznego W czasie eksploatacji sstemu podłączono do przetwornic żarówkę 5W, włączaną okresowo przez programator dobow. Dzięki temu akumulator bł w stanie częściowego rozładowania a sstem mógł, w ciągu dnia, pracować w trbie gromadzenia energii.. Oprogramowanie Do komunikacji z sstemem pomiarowm napisano aplikację w środowisku NI LabVIEW. Za odczt danch z modułu pomiarowego i konwersję danch z postaci tekstowej na liczbową odpowiada procedura Akwiztor.vi. Uruchomienie tej procedur powoduje wsłanie komend #\r. Jest to komenda nakazująca urządzeniu nr podanie napięć wstępującch na wszstkich wejściach pomiarowch. W odpowiedzi otrzmujem łańcuch tekstow zacznając się znakiem > i zawierając 8 liczb oddzielonch znakiem + lub -. Na przkład: >

47 Rs. 4 Kod procedur realizującej odczt danch pomiarowch Akwiztor.vi. Po odcztaniu łańcucha tekstowego funkcją VISA Read następuje zamiana separatorów liczb dziesiętnch z kropek na przecinki tak ab funkcja Scan From String mogła zamienić 8 liczb wstępującch w łańcuchu na zmienne numerczne tpu float. Odcztane napięcia są 3 raz mniejsze od rzeczwistch dlatego funkcja dba o przwrócenie ich właściwch wartości. Ostatecznie procedura tworz wektor zawierając 7 liczb odpowiadającch napięciom i prądom w punktach pomiarowch sstemu solarnego. Procedura Akwiztor.vi wwołwana jest co 5 sekund a odcztane dane wpadają do tmczasowego bufora. Jeżeli pomiar czasu wkaże przejście do nowej minut to dane z bufora podlegają uśrednieniu. Następnie do uśrednionch danch dodawan jest znacznik czasu. Wartość minut znacznika czasu odpowiada minucie dla której dokonano pomiarów a wartość sekund ustawiana jest na 3. Utworzon rekord zawiera 8 pól: znacznik czasu (YYYY-MM-DD/hh:mm:3); napięcie fotoogniwa Vbat; prąd fotoogniwa Ibat; napięcie obciążenia Uload; prąd obciążenia Iload; napięcie akumulatora Uacc; prąd ładowania akumulatora Iacc+; prąd rozładowania akumulatora Iacc-. Następnie program wpisuje now rekord do pliku. Jeżeli jest to pierwsz rekord danego dnia to zostaje utworzon now plik o nazwie zawierającej aktualną datę (YYYY-MM-DD.tt). Pełn plik z danmi zawiera 64=44 rekordów. Wszstkie pliki zapiswane są do jednego, podanego przez użtkownika, katalogu. 5. Analiza wników Do analiz danch zawartch w plikach dobowch przgotowano program prezentując wniki pomiarów w postaci wkresów. Wświetlane są wkres napięć, prądów, moc, energii i ładunku (Rs. 5). Prąd płnąc przez obciążenie oraz prąd ładowania akumulatora mają wartości ujemne tak b spełnione bło równanie bilansu prądów: () Inne parametr, uzależnione od tch prądów mają również wartości ujemne. I tak, odbiorniki energii posiadają wartości ujemne moc a źródła energii posiadają moce dodatnie. Napięcia, prąd i moce wrażone są ich wartościami średnimi za okres minut natomiast ładunki i energie są przrostami tch wartości wg. zależności: (a) (b) Obliczanie przrostów ładunków i energii rozpoczna się od wartości zerowch tzn. Q()= i E()=. W przszłości planuje się wkorzstanie sum końcowch z poprzedniego dnia jako wartości startowch.

48 Uzskana energia [kwh] Rs. 5 Panel użtkownika programu Wkres dobowe. Na rsunku 6 zaprezentowano miesięczne zestawienie pozskanej energii z fotoogniw za okres od czerwca do maja (En_b). Na wkres naniesiono również wartość teoretczną uzskanej energii otrzmanej w wniku smulacji modułów SF5 w środowisku PolSun. Smulacji dokonano dla trzech położeń modułu: Wschód (9 ), Południow-Wschód (45 ), Południe ( ). 6 Dane za okres: od VI do V En_b SF5 9deg SF5 45deg SF5 deg st lut mar kwi maj cze lip sie wrz paź lis gru Miesiąc Rs. 6 Porównanie rzeczwistej energii uzskanej z modułu fotowoltaicznego (En_b) z uzskaną energią otrzmaną w wniku smulacji programem Polsun dla 3 położeń modułów Wschód (9 ), Południow-Wschód (45 ), Południe ( ). Porównanie wników rzeczwistch z wnikami smulacji pokazało ich dość dobrą zgodność dla dwóch miesięc: września i października. W lipcu pozskano więcej energii niż b to wnikało z smulacji. Wniki z sierpnia są zaniżone z powodu braku części danch, spowodowanego awariami sstemu monitorowania. Energia pozskana w pozostałch miesiącach dużo niższa niż to przewiduje smulacja. 6. Podsumowanie

49 W prac przedstawiono budowę sstemu fotowoltaicznego, niewielkiej moc, przeznaczonego do zadań ddaktcznch i badawczch. Moduł akwizcji danch pomiarowch wzbogacił sstem o możliwość rejestracji rzeczwistch parametrów prac sstemu i umożliwił uzskanie bardzo cennch danch na temat monitorowanego sstemu. Otrzmane dane mogą bć traktowane jako podstawa do optmalizacji tpowego sstemu PV pod kątem zwiększenia jego wdajności oraz do ocen zasobów energii słonecznej w obszarze Pomorza Środkowego. Podsumowując, można powiedzieć iż ciągł monitoring stanu prac sstemu fotowoltaicznego pozwala poprawić wdajność sstemu, informować o stuacjach alarmowch i ewentualnie eliminować wad projektowe. Bibliografia [] M.Marciniak, Rejestracja parametrów prac sstemu solarnego, Praca dplomowa inżnierska - Politechnika Koszalińska, WEiI, 5. [] Not aplikacjne układów scalonch: MAX4378.pdf [3] Ewa Klugman-Radziemska, Michał Modzelewski, Metod realizacji pomiarów składowch natężenia promieniowania słonecznego dla monitoringu naukowego w różnch zakresach widmowch na potrzeb zastosowań fotowoltaicznch, Elektronika 4/, s.-7 Title: The monitoring circuit of photovoltaic sstem. Kewords: photovoltaics, monitoring, MAX4376, PolSun Abstract The paper presents the photovoltaic sstem placed in The Laborator of Optoelectronic, Division of Electronics and Computer Sciences, Technical Universit of Koszalin. The sstem is used for didactics and research tasks on the field of photovoltaics. The monitoring circuit and the application for collecting data have been added to the sstem. The eamples of the applications used for analsis of the eperimental data are also presented. The real energetic ield was compared with energetic ield obtained from simulation b PolSun application. Fig. The Block diagram of photovoltaic sstem. Fig. The circuit (one of three) of voltage and current measurements. Fig. 3 The view of photovoltaic sstem. Fig. 4 The code of Akwiztor.vi procedure. Fig. 5 The characteristics of a da. Fig. 6 Comparison of the real energetic ield (En_b) with energetic ield obtained from simulation b Polsun application for 3 orientations of the PV module East (9deg), South-East (45deg) and South (deg).

50 Zeszt Naukowe Wdziału Elektroniki i Informatki, Nr 3, pp. 8 88, Alicja Kilińska Wiśniewska Politechnika Koszalińska Wdział Informatki i Elektroniki Pomiar czasu przetwarzania rozproszonch zaptań w ewoluującch silnikach serwerów baz danch SQL Microsoft Server. Słowa kluczowe: zaptanie rozproszone, czas przetwarzania zaptania.. Wstęp Organizacja, przechowwanie oraz szbki dostęp do danch umieszczonch w bazach danch jest obecnie jedną z podstawowch idei rozwoju współczesnej informatki. Wraz ze zwiększonmi wmaganiami sstemowmi wzrasta zapotrzebowanie na przechowwanie danch które te sstem generują lub wkorzstują. Dane wzrastają w tempie wkładniczm, co doskonale widać na przkładzie nieustannie rosnącch pojemności dsków twardch, które w latach 9 tch osiągał pojemności rzędu 4, Gb, natomiast obecnie dochodzą one do rozmiarów Tb. Jednocześnie wmaga się coraz szbszego bardziej elastcznego oraz nieprzerwanego dostępu do danch przechowwanch w bazach danch. Dnamiczn rozwój infrastruktur sieciowej, coraz większe możliwości szbkiego przesłania informacji, współdzielenie i udostępnianie danch spowodowało, że coraz większą rolę zaczęł odgrwać rozproszone baz danch. Doskonałm przkładem zastosowania rozproszonch baz danch na skalę światową okazała się akcja SETI, która wkorzstwała zasob komputerów użtkowników rozsianch na całm świecie za pośrednictwem sieci Internet. Bła ogromnm sukcesem, aczkolwiek pokazała jak istotn jest czas dostępu do danch rozsianch po całm świecie. Obecnie pracuje się nad przspieszeniem oraz zabezpieczeniem dostępu do danch przechowwanch w rozproszonch bazach danch.. Motwacja Powszechność rozproszonch baz danch sprawia iż ilość danch przechowwanch w bazach tego tpu rośnie bardzo szbko. Wmusiło to na producentach oprogramowania, a dokładniej silników bazodanowch ciągłe modfikacje istniejącch wersji serwerów bazodanowch oraz zbt częste publikowanie nowch wersji oprogramowania. Korporacje producenckie upatrują w tm łatw i szbki zsk, gdż powszechnie przjętą zasadą jest zakupwanie nowch wersji oprogramowania które pojawia się na rnku. Jednakże istnieje możliwość iż rozproszona baza danch znajdująca się na kilku serwerach różniącch się pomiędz sobą wersjami silnika nie będzie funkcjonowała spójnie co doprowadzi do spowolnienia działania baz danch oraz obniż wdajność samej rozproszonej baz danch.

51 Rozpatrzm zatem następując przkład rozproszonej baz danch która została zaimplementowana na dwóch silnikach bazodanowch jednego producenta oprogramowania w wersji starszej oraz nowszej. Wspomniane dwie wersje oprogramowania został zainstalowane na komputerze położonch w sieci, miało to na celu wkluczenie cznnika różnorodności podzespołów zainstalowanch w samm komputerze, które mogłb wpłnąć na proces badania. Baza została rozproszona pomiędz dwoma komputerami co zostało przedstawione na rsunku. Rs.. Schemat rozproszenia badanej baz danch. Umieszczon na rsunku schemat przedstawia rozproszenie badanej baz danch pomiędz dwoma komputerami umieszczonmi w sieci, które posłużł do przeprowadzenia badania. Warto podkreślić, że komputer znajdował się w jednej sieci, która została stworzona specjalnie na potrzeb przeprowadzenia badania, ab wkluczć cznniki zewnętrzne które mogł bć mieć wpłw na wnik przeprowadzonego badania. Baza danch rozstała rozproszona zgodnie ze schematem zamieszczonm na rsunku. Rs.. Schemat badanej, rozproszonej baz danch. Umieszczon na rsunku schemat pokazuje reprezentację głównch elementów opiswanej baz danch: etat wojewodztwo zamówienie adres pracownik komputer - klient. Ten schemat został przedstawion jako model fizczn. Baza została podzielona pomiędz dwoma silnikami bazodanowmi znajdującmi się na

A gdyby tak posterować prądem...

A gdyby tak posterować prądem... Zeszyty Naukowe Wydziału Elektroniki i Informatyki, Nr 3, pp. 9 28, 2011 dr inż. Radosław Łuczak Wydział Elektroniki i Informatyki Politechniki Koszalińskiej ul. Śniadeckich 2, 75 411 Koszalin rluczak@ie.tu.koszalin.pl

Bardziej szczegółowo

Minimalizacja funkcji logicznych w algebrze bramek prądowych

Minimalizacja funkcji logicznych w algebrze bramek prądowych Oleg Maslennikow Wydział Elektroniki Politechnika Koszalińska ul. JJ Śniadeckich, 75-45 Koszalin e-mail: oleg@ie.tu.koszalin.pl Minimalizacja funkcji logicznych w algebrze bramek prądowych Słowa kluczowe:

Bardziej szczegółowo

Przerzutniki prądowe dla logiki wielowartościowej i arytmetyki resztowej

Przerzutniki prądowe dla logiki wielowartościowej i arytmetyki resztowej Oleg Maslennikow Michał Białko Wydział Elektroniki Politechnika Koszalińska ul. Partyzantów 17, 75-411 Koszalin email: oleg@ie.tu.koszalin.pl Piotr Pawłowski Robert Berezowski Przerzutniki prądowe dla

Bardziej szczegółowo

Wykorzystanie bramek prądowych i napięciowych CMOS do realizacji funkcji bloku S-box algorytmu Whirlpool

Wykorzystanie bramek prądowych i napięciowych CMOS do realizacji funkcji bloku S-box algorytmu Whirlpool Magdalena Rajewska Robert Berezowski Oleg Maslennikow Adam Słowik Wydział Elektroniki i Informatyki Politechnika Koszalińska ul. JJ Śniadeckich 2, 75-453 Koszalin Wykorzystanie bramek prądowych i napięciowych

Bardziej szczegółowo

Pomiar bezpośredni przyrządem wskazówkowym elektromechanicznym

Pomiar bezpośredni przyrządem wskazówkowym elektromechanicznym . Rodzaj poiaru.. Poiar bezpośredni (prost) W przpadku poiaru pojednczej wielkości przrząde wskalowan w jej jednostkach wartość niedokładności ± określa graniczn błąd przrządu analogowego lub cfrowego

Bardziej szczegółowo

Badanie działania bramki NAND wykonanej w technologii TTL oraz układów zbudowanych w oparciu o tę bramkę.

Badanie działania bramki NAND wykonanej w technologii TTL oraz układów zbudowanych w oparciu o tę bramkę. WFiIS LABORATORIUM Z ELEKTRONIKI Imię i nazwisko: 1. 2. TEMAT: ROK GRUPA ZESPÓŁ NR ĆWICZENIA Data wykonania: Data oddania: Zwrot do poprawy: Data oddania: Data zliczenia: OCENA CEL ĆWICZENIA Badanie działania

Bardziej szczegółowo

Cykl III ćwiczenie 3. Temat: Badanie układów logicznych

Cykl III ćwiczenie 3. Temat: Badanie układów logicznych Ckl III ćwiczenie Temat: Badanie układów logicznch Ćwiczenie składa się z dwóch podtematów: Poziom TTL układów logicznch oraz Snteza układów kombinacjnch Podtemat: Poziom TTL układów logicznch. Wprowadzenie

Bardziej szczegółowo

Ćwiczenie 25 Temat: Interfejs między bramkami logicznymi i kombinacyjne układy logiczne. Układ z bramkami NOR. Cel ćwiczenia

Ćwiczenie 25 Temat: Interfejs między bramkami logicznymi i kombinacyjne układy logiczne. Układ z bramkami NOR. Cel ćwiczenia Ćwiczenie 25 Temat: Interfejs między bramkami logicznymi i kombinacyjne układy logiczne. Układ z bramkami NOR. Cel ćwiczenia Zapoznanie się z techniką połączenia za pośrednictwem interfejsu. Zbudowanie

Bardziej szczegółowo

Katedra Przyrządów Półprzewodnikowych i Optoelektronicznych Laboratorium Przyrządów Półprzewodnikowych. Ćwiczenie 4

Katedra Przyrządów Półprzewodnikowych i Optoelektronicznych Laboratorium Przyrządów Półprzewodnikowych. Ćwiczenie 4 Ćwiczenie 4 Cel ćwiczenia Celem ćwiczenia jest poznanie charakterystyk statycznych układów scalonych CMOS oraz ich własności dynamicznych podczas procesu przełączania. Wiadomości podstawowe. Budowa i działanie

Bardziej szczegółowo

Lekcja 19. Temat: Wzmacniacze pośrednich częstotliwości.

Lekcja 19. Temat: Wzmacniacze pośrednich częstotliwości. Lekcja 19 Temat: Wzmacniacze pośrednich częstotliwości. Wzmacniacze pośrednich częstotliwości zazwyczaj są trzy- lub czterostopniowe, gdyż sygnał na ich wejściu musi być znacznie wzmocniony niż we wzmacniaczu

Bardziej szczegółowo

Projekt i weryfikacja praktyczna podstawowych bloków układów FPGA zbudowanych w oparciu o bramki prądowe

Projekt i weryfikacja praktyczna podstawowych bloków układów FPGA zbudowanych w oparciu o bramki prądowe Robert Berezowski Magdalena Rajewska Politechnika Koszalińska Wydział Elektroniki ul. Śniadeckich 2, 75-453 Koszalin email: beny@ie.tu.koszalin.pl Dariusz Gretkowski Piotr Pawłowski Projekt i weryfikacja

Bardziej szczegółowo

Logiczne układy bistabilne przerzutniki.

Logiczne układy bistabilne przerzutniki. Przerzutniki spełniają rolę elementów pamięciowych: -przy pewnej kombinacji stanów na pewnych wejściach, niezależnie od stanów innych wejść, stany wyjściowe oraz nie ulegają zmianie; -przy innej określonej

Bardziej szczegółowo

MODEL KOMÓRKI UKŁADU FPGA ZBUDOWANEGO W OPARCIU O BRAMKI PRĄDOWE

MODEL KOMÓRKI UKŁADU FPGA ZBUDOWANEGO W OPARCIU O BRAMKI PRĄDOWE MODEL KOMÓRKI UKŁADU FPGA ZBUDOWANEGO W OPARCIU O BRAMKI PRĄDOWE Oeg Maslennikow, Robert Berezowski, Przemysław Sołtan Politechnika Koszalińska, Wydział Elektroniki, ul. Partyzantów 17, 75-411 Koszalin

Bardziej szczegółowo

Laboratorium podstaw elektroniki

Laboratorium podstaw elektroniki 150875 Grzegorz Graczyk numer indeksu imie i nazwisko 150889 Anna Janicka numer indeksu imie i nazwisko Grupa: 2 Grupa: 5 kierunek Informatyka semestr 2 rok akademicki 2008/09 Laboratorium podstaw elektroniki

Bardziej szczegółowo

Podstawy elektroniki cz. 2 Wykład 2

Podstawy elektroniki cz. 2 Wykład 2 Podstawy elektroniki cz. 2 Wykład 2 Elementarne prawa Trzy elementarne prawa 2 Prawo Ohma Stosunek natężenia prądu płynącego przez przewodnik do napięcia pomiędzy jego końcami jest stały R U I 3 Prawo

Bardziej szczegółowo

Realizacja funkcji przełączających

Realizacja funkcji przełączających Realizacja funkcji przełączającch. Wprowadzenie teoretczne.. Podstawowe funkcje logiczne Funkcja logiczna NOT AND OR Zapis = x x = = x NAND NOR.2. Metoda minimalizacji funkcji metodą tablic Karnaugha Metoda

Bardziej szczegółowo

Układy akwizycji danych. Komparatory napięcia Przykłady układów

Układy akwizycji danych. Komparatory napięcia Przykłady układów Układy akwizycji danych Komparatory napięcia Przykłady układów Komparatory napięcia 2 Po co komparator napięcia? 3 Po co komparator napięcia? Układy pomiarowe, automatyki 3 Po co komparator napięcia? Układy

Bardziej szczegółowo

Laboratorium podstaw elektroniki

Laboratorium podstaw elektroniki 150875 Grzegorz Graczyk numer indeksu imie i nazwisko 150889 Anna Janicka numer indeksu imie i nazwisko Grupa: 2 Grupa: 5 kierunek Informatyka semestr 2 rok akademicki 2008/09 Laboratorium podstaw elektroniki

Bardziej szczegółowo

Podstawy Elektroniki dla Tele-Informatyki. Tranzystory unipolarne MOS

Podstawy Elektroniki dla Tele-Informatyki. Tranzystory unipolarne MOS AGH Katedra Elektroniki Podstawy Elektroniki dla Tele-Informatyki Tranzystory unipolarne MOS Ćwiczenie 4 2014 r. 1. Wstęp. Celem ćwiczenia jest zapoznanie się z działaniem i zastosowaniami tranzystora

Bardziej szczegółowo

Automatyzacja procesu implementacji układów cyfrowych w technologii prądowych układów FPGA

Automatyzacja procesu implementacji układów cyfrowych w technologii prądowych układów FPGA Przemysław Sołtan Oleg Maslennikow Wydział Elektroniki Politechnika Koszalińska ul. Partyzantów 17, 75-411 Koszalin Robert Berezowski Magdalena Rajewska Automatyzacja procesu implementacji układów cyfrowych

Bardziej szczegółowo

Cyfrowe Elementy Automatyki. Bramki logiczne, przerzutniki, liczniki, sterowanie wyświetlaczem

Cyfrowe Elementy Automatyki. Bramki logiczne, przerzutniki, liczniki, sterowanie wyświetlaczem Cyfrowe Elementy Automatyki Bramki logiczne, przerzutniki, liczniki, sterowanie wyświetlaczem Układy cyfrowe W układach cyfrowych sygnały napięciowe (lub prądowe) przyjmują tylko określoną liczbę poziomów,

Bardziej szczegółowo

Funkcje logiczne X = A B AND. K.M.Gawrylczyk /55

Funkcje logiczne X = A B AND. K.M.Gawrylczyk /55 Układy cyfrowe Funkcje logiczne AND A B X = A B... 2/55 Funkcje logiczne OR A B X = A + B NOT A A... 3/55 Twierdzenia algebry Boole a A + B = B + A A B = B A A + B + C = A + (B+C( B+C) ) = (A+B( A+B) )

Bardziej szczegółowo

Automatyzacja i robotyzacja procesów produkcyjnych

Automatyzacja i robotyzacja procesów produkcyjnych Automatyzacja i robotyzacja procesów produkcyjnych Instrukcja laboratoryjna Technika cyfrowa Opracował: mgr inż. Krzysztof Bodzek Cel ćwiczenia. Celem ćwiczenia jest zapoznanie studenta z zapisem liczb

Bardziej szczegółowo

Rys. 2. Symbole dodatkowych bramek logicznych i ich tablice stanów.

Rys. 2. Symbole dodatkowych bramek logicznych i ich tablice stanów. Cel ćwiczenia Celem ćwiczenia jest zapoznanie się z funktorami realizującymi podstawowe funkcje logiczne poprzez zaprojektowanie, wykonanie i przetestowanie kombinacyjnego układu logicznego realizującego

Bardziej szczegółowo

EUROELEKTRA. Ogólnopolska Olimpiada Wiedzy Elektrycznej i Elektronicznej. Rok szkolny 2013/2014

EUROELEKTRA. Ogólnopolska Olimpiada Wiedzy Elektrycznej i Elektronicznej. Rok szkolny 2013/2014 EUROEEKTRA Ogólnopolska Olimpiada Wiedzy Elektrycznej i Elektronicznej Rok szkolny 013/014 Instrukcja dla zdającego Zadania z elektroniki na zawody I stopnia (grupa elektroniczna) 1. Czas trwania zawodów:

Bardziej szczegółowo

Inwerter logiczny. Ilustracja 1: Układ do symulacji inwertera (Inverter.sch)

Inwerter logiczny. Ilustracja 1: Układ do symulacji inwertera (Inverter.sch) DSCH2 to program do edycji i symulacji układów logicznych. DSCH2 jest wykorzystywany do sprawdzenia architektury układu logicznego przed rozpoczęciem projektowania fizycznego. DSCH2 zapewnia ergonomiczne

Bardziej szczegółowo

Minimalizacja form boolowskich

Minimalizacja form boolowskich Sławomir Kulesza Technika cyfrowa Minimalizacja form boolowskich Wykład dla studentów III roku Informatyki Wersja 1.0, 05/10/2010 Minimalizacja form boolowskich Minimalizacja proces przekształcania form

Bardziej szczegółowo

Wstęp do Techniki Cyfrowej... Algebra Boole a

Wstęp do Techniki Cyfrowej... Algebra Boole a Wstęp do Techniki Cyfrowej... Algebra Boole a Po co AB? Świetne narzędzie do analitycznego opisu układów logicznych. 1854r. George Boole opisuje swój system dedukcyjny. Ukoronowanie zapoczątkowanych w

Bardziej szczegółowo

Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: TECHNIKA CYFROWA 2 TS1C300 020

Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: TECHNIKA CYFROWA 2 TS1C300 020 Politechnika Białostocka Wdział lektrczn Katedra Automatki i lektroniki Instrukcja do ćwiczeń laboratorjnch z przedmiotu TCHNIKA CFROWA TSC Ćwiczenie Nr CFROW UKŁAD KOMUTACJN Opracował dr inż. Walent Owieczko

Bardziej szczegółowo

BADANIE PRZERZUTNIKÓW ASTABILNEGO, MONOSTABILNEGO I BISTABILNEGO

BADANIE PRZERZUTNIKÓW ASTABILNEGO, MONOSTABILNEGO I BISTABILNEGO Ćwiczenie 11 BADANIE PRZERZUTNIKÓW ASTABILNEGO, MONOSTABILNEGO I BISTABILNEGO 11.1 Cel ćwiczenia Celem ćwiczenia jest poznanie rodzajów, budowy i właściwości przerzutników astabilnych, monostabilnych oraz

Bardziej szczegółowo

Arytmetyka liczb binarnych

Arytmetyka liczb binarnych Wartość dwójkowej liczby stałoprzecinkowej Wartość dziesiętna stałoprzecinkowej liczby binarnej Arytmetyka liczb binarnych b n-1...b 1 b 0,b -1 b -2...b -m = b n-1 2 n-1 +... + b 1 2 1 + b 0 2 0 + b -1

Bardziej szczegółowo

S P R A W O Z D A N I E T e m a t: Projektowanie układów realizujących złożone funkcje logiczne.

S P R A W O Z D A N I E T e m a t: Projektowanie układów realizujących złożone funkcje logiczne. LABORATORIUM UKŁADÓW PROGRAMOWALNYCH I SPECJALIZOWANYCH G r u p a: E3DO O c e n a Data wykonania Prowadzący ćwiczenie: ćwiczenia: dr inż. Zbigniew JACHNA 27.04.2006 Przemysław Data oddania Podpis:: PANKOWSKI

Bardziej szczegółowo

PL B1. POLITECHNIKA WARSZAWSKA, Warszawa, PL BUP 04/11. KRZYSZTOF GOŁOFIT, Lublin, PL WUP 06/14

PL B1. POLITECHNIKA WARSZAWSKA, Warszawa, PL BUP 04/11. KRZYSZTOF GOŁOFIT, Lublin, PL WUP 06/14 PL 217071 B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 217071 (13) B1 (21) Numer zgłoszenia: 388756 (51) Int.Cl. H03K 3/023 (2006.01) Urząd Patentowy Rzeczypospolitej Polskiej (22) Data zgłoszenia:

Bardziej szczegółowo

Podstawy Elektroniki dla Informatyki. Tranzystory unipolarne MOS

Podstawy Elektroniki dla Informatyki. Tranzystory unipolarne MOS AGH Katedra Elektroniki Podstawy Elektroniki dla Informatyki Tranzystory unipolarne MOS Ćwiczenie 3 2014 r. 1 1. Wstęp. Celem ćwiczenia jest zapoznanie się z działaniem i zastosowaniami tranzystora unipolarnego

Bardziej szczegółowo

Wzmacniacze operacyjne

Wzmacniacze operacyjne Wzmacniacze operacyjne Cel ćwiczenia Celem ćwiczenia jest badanie podstawowych układów pracy wzmacniaczy operacyjnych. Wymagania Wstęp 1. Zasada działania wzmacniacza operacyjnego. 2. Ujemne sprzężenie

Bardziej szczegółowo

Podstawowe układy cyfrowe

Podstawowe układy cyfrowe ELEKTRONIKA CYFROWA SPRAWOZDANIE NR 4 Podstawowe układy cyfrowe Grupa 6 Prowadzący: Roman Płaneta Aleksandra Gierut CEL ĆWICZENIA Celem ćwiczenia jest zapoznanie się z podstawowymi bramkami logicznymi,

Bardziej szczegółowo

SKRYPT Z MATEMATYKI. Wstęp do matematyki. Rafał Filipów Piotr Szuca

SKRYPT Z MATEMATYKI. Wstęp do matematyki. Rafał Filipów Piotr Szuca Publikacja współfinansowana przez Unię Europejską w ramach Europejskiego Funduszu Społecznego SKRYPT Z MATEMATYKI Wstęp do matematki Rafał Filipów Piotr Szuca Publikacja współfinansowana przez Unię Europejską

Bardziej szczegółowo

Motto. Czy to nie zabawne, że ci sami ludzie, którzy śmieją się z science fiction, słuchają prognoz pogody oraz ekonomistów? (K.

Motto. Czy to nie zabawne, że ci sami ludzie, którzy śmieją się z science fiction, słuchają prognoz pogody oraz ekonomistów? (K. Motto Cz to nie zabawne, że ci sami ludzie, którz śmieją się z science fiction, słuchają prognoz pogod oraz ekonomistów? (K. Throop III) 1 Specfika szeregów czasowch Modele szeregów czasowch są alternatwą

Bardziej szczegółowo

Państwowa Wyższa Szkoła Zawodowa

Państwowa Wyższa Szkoła Zawodowa Państwowa Wyższa Szkoła Zawodowa w Legnicy Laboratorium Podstaw Elektroniki i Miernictwa Ćwiczenie nr 4 BADANIE BRAMEK LOGICZNYCH A. Cel ćwiczenia. - Poznanie zasad logiki binarnej. Prawa algebry Boole

Bardziej szczegółowo

Przetworniki cyfrowo analogowe oraz analogowo - cyfrowe

Przetworniki cyfrowo analogowe oraz analogowo - cyfrowe Przetworniki cyfrowo analogowe oraz analogowo - cyfrowe Przetworniki cyfrowo / analogowe W cyfrowych systemach pomiarowych często zachodzi konieczność zmiany sygnału cyfrowego na analogowy, np. w celu

Bardziej szczegółowo

Laboratorium KOMPUTEROWE PROJEKTOWANIE UKŁADÓW

Laboratorium KOMPUTEROWE PROJEKTOWANIE UKŁADÓW Laboratorium KOMPUTEROWE PROJEKTOWANIE UKŁADÓW SYMULACJA UKŁADÓW ELEKTRONICZNYCH Z ZASTOSOWANIEM PROGRAMU SPICE Opracował dr inż. Michał Szermer Łódź, dn. 03.01.2017 r. ~ 2 ~ Spis treści Spis treści 3

Bardziej szczegółowo

Bloki funkcjonalne. stanowią wyposażenie bibliotek komputerowych systemów projektowania. Każdy układ cyfrowy składamy z bloków funkcjonalnych ZPT

Bloki funkcjonalne. stanowią wyposażenie bibliotek komputerowych systemów projektowania. Każdy układ cyfrowy składamy z bloków funkcjonalnych ZPT Bloki funkcjonalne stanowią wposażenie bibliotek komputerowch sstemów projektowania Licznik Mux Rejestr Każd układ cfrow składam z bloków funkcjonalnch Edtor graficzn IN CLK CK IN LB[7..] STOP] OUT CLOK

Bardziej szczegółowo

14. Grupy, pierścienie i ciała.

14. Grupy, pierścienie i ciała. 4. Grup, pierścienie i ciała. Definicja : Zbiór A nazwam grupą jeśli jest wposaŝon w działanie wewnętrzne łączne, jeśli to działanie posiada element neutraln i kaŝd element zbioru A posiada element odwrotn.

Bardziej szczegółowo

Modele inżynierii teleinformatyki 6 (Wybrane zastosowania)

Modele inżynierii teleinformatyki 6 (Wybrane zastosowania) POLITECHNIKA KOSZALIŃSKA Modele inżynierii teleinformatyki 6 (Wybrane zastosowania) Redakcja naukowa Krzysztof Bzdyra KOSZALIN 2011 ISBN 978-83-7365-277-4 Przewodniczący Uczelnianej Rady Wydawniczej Bronisław

Bardziej szczegółowo

Wektory. P. F. Góra. rok akademicki

Wektory. P. F. Góra. rok akademicki Wektor P. F. Góra rok akademicki 009-0 Wektor zwiazan. Wektorem zwiazanm nazwam parę punktów. Jeżeli parę tę stanowią punkt,, wektor przez nie utworzon oznaczm. Graficznie koniec wektora oznaczam strzałką.

Bardziej szczegółowo

Podstawy Automatyki. Wykład 13 - Układy bramkowe. dr inż. Jakub Możaryn. Warszawa, Instytut Automatyki i Robotyki

Podstawy Automatyki. Wykład 13 - Układy bramkowe. dr inż. Jakub Możaryn. Warszawa, Instytut Automatyki i Robotyki Wykład 13 - Układy bramkowe Instytut Automatyki i Robotyki Warszawa, 2015 Układy z elementów logicznych Bramki logiczne Elementami logicznymi (bramkami logicznymi) są urządzenia o dwustanowym sygnale wyjściowym

Bardziej szczegółowo

Warsztat pracy matematyka

Warsztat pracy matematyka Warsztat prac matematka Izabela Bondecka-Krzkowska Marcin Borkowski Jęzk matematki Teoria Jednm z podstawowch pojęc matematki jest pojęcie zbioru. Teorię opisującą zbior nazwa sie teorią mnogości. Definicja

Bardziej szczegółowo

ćwiczenie 202 Temat: Układy kombinacyjne 1. Cel ćwiczenia

ćwiczenie 202 Temat: Układy kombinacyjne 1. Cel ćwiczenia Opracował: dr inż. Jarosław Mierzwa KTER INFORMTKI TEHNIZNEJ Ćwiczenia laboratoryjne z Logiki Układów yfrowych ćwiczenie 202 Temat: Układy kombinacyjne 1. el ćwiczenia Ćwiczenie ma na celu praktyczne zapoznanie

Bardziej szczegółowo

Ćwiczenie 26. Temat: Układ z bramkami NAND i bramki AOI..

Ćwiczenie 26. Temat: Układ z bramkami NAND i bramki AOI.. Temat: Układ z bramkami NAND i bramki AOI.. Ćwiczenie 26 Cel ćwiczenia Zapoznanie się ze sposobami konstruowania z bramek NAND różnych bramek logicznych. Konstruowanie bramek NOT, AND i OR z bramek NAND.

Bardziej szczegółowo

płytka montażowa z tranzystorami i rezystorami, pokazana na rysunku 1. płytka montażowa do badania przerzutnika astabilnego U CC T 2 masa

płytka montażowa z tranzystorami i rezystorami, pokazana na rysunku 1. płytka montażowa do badania przerzutnika astabilnego U CC T 2 masa Tranzystor jako klucz elektroniczny - Ćwiczenie. Cel ćwiczenia Zapoznanie się z podstawowymi układami pracy tranzystora bipolarnego jako klucza elektronicznego. Bramki logiczne realizowane w technice RTL

Bardziej szczegółowo

Przetwarzanie energii elektrycznej w fotowoltaice. Ćwiczenie 12 Metody sterowania falowników

Przetwarzanie energii elektrycznej w fotowoltaice. Ćwiczenie 12 Metody sterowania falowników Przetwarzanie energii elektrycznej w fotowoltaice Ćwiczenie 12 Metody sterowania falowników wer. 1.1.2, 2016 opracowanie: Łukasz Starzak Politechnika Łódzka, Katedra Mikroelektroniki i Technik Informatycznych

Bardziej szczegółowo

Wykład 1 Podstawy projektowania układów logicznych i komputerów Synteza i optymalizacja układów cyfrowych Układy logiczne

Wykład 1 Podstawy projektowania układów logicznych i komputerów Synteza i optymalizacja układów cyfrowych Układy logiczne Element cfrowe i układ logicne Wkład Literatura M. Morris Mano, Charles R. Kime Podstaw projektowania układów logicnch i komputerów, Wdawnictwa Naukowo- Technicne Giovanni De Micheli - Sntea i optmaliacja

Bardziej szczegółowo

dwójkę liczącą Licznikiem Podział liczników:

dwójkę liczącą Licznikiem Podział liczników: 1. Dwójka licząca Przerzutnik typu D łatwo jest przekształcić w przerzutnik typu T i zrealizować dzielnik modulo 2 - tzw. dwójkę liczącą. W tym celu wystarczy połączyć wyjście zanegowane Q z wejściem D.

Bardziej szczegółowo

Wykład nr 1 Techniki Mikroprocesorowe. dr inż. Artur Cichowski

Wykład nr 1 Techniki Mikroprocesorowe. dr inż. Artur Cichowski Wykład nr 1 Techniki Mikroprocesorowe dr inż. Artur Cichowski ix jy i j {0,1} {0,1} Dla układów kombinacyjnych stan dowolnego wyjścia y i w danej chwili czasu zależy wyłącznie od aktualnej kombinacji stanów

Bardziej szczegółowo

Układy cyfrowe w technologii CMOS

Układy cyfrowe w technologii CMOS Projektowanie układów VLSI Układy cyfrowe w technologii MOS ramki bramki podstawowe bramki złożone rysowanie topografii bramka transmisyjna Przerzutniki z bramkami transmisyjnymi z bramkami zwykłymi dr

Bardziej szczegółowo

Elementy cyfrowe i układy logiczne

Elementy cyfrowe i układy logiczne Elementy cyfrowe i układy logiczne Wykład 5 Legenda Procedura projektowania Podział układów VLSI 2 1 Procedura projektowania Specyfikacja Napisz, jeśli jeszcze nie istnieje, specyfikację układu. Opracowanie

Bardziej szczegółowo

Weryfikacja logiczna projektów VHDL realizowanych w reprogramowalnych układach FPGA pracujących w trybie prądowym

Weryfikacja logiczna projektów VHDL realizowanych w reprogramowalnych układach FPGA pracujących w trybie prądowym Przemysław Sołtan Wydział Elektroniki Politechnika Koszalińska ul. Śniadeckich 2, 75-453 Koszalin e-mail: kerk@ie.tu.koszalin.pl Weryfikacja logiczna projektów VHDL realizowanych w reprogramowalnych układach

Bardziej szczegółowo

LABORATORIUM PROJEKTOWANIA UKŁADÓW VLSI

LABORATORIUM PROJEKTOWANIA UKŁADÓW VLSI Wydział EAIiE LABORATORIUM PROJEKTOWANIA UKŁADÓW VLSI Temat projektu OŚMIOWEJŚCIOWA KOMÓRKA UKŁADU PAL Z ZASTOSOWANIEM NA PRZYKŁADZIE MULTIPLEKSERA Autorzy Tomasz Radziszewski Zdzisław Rapacz Rok akademicki

Bardziej szczegółowo

Układy kombinacyjne Y X 4 X 5. Rys. 1 Kombinacyjna funkcja logiczna.

Układy kombinacyjne Y X 4 X 5. Rys. 1 Kombinacyjna funkcja logiczna. Układy kombinacyjne. Czas trwania: 6h. Cele ćwiczenia Przypomnienie podstawowych praw Algebry Boole a. Zaprojektowanie, montaż i sprawdzenie działania zadanych układów kombinacyjnych.. Wymagana znajomość

Bardziej szczegółowo

Ćwiczenie 24 Temat: Układy bramek logicznych pomiar napięcia i prądu. Cel ćwiczenia

Ćwiczenie 24 Temat: Układy bramek logicznych pomiar napięcia i prądu. Cel ćwiczenia Ćwiczenie 24 Temat: Układy bramek logicznych pomiar napięcia i prądu. Cel ćwiczenia Poznanie własności i zasad działania różnych bramek logicznych. Zmierzenie napięcia wejściowego i wyjściowego bramek

Bardziej szczegółowo

Synteza układów kombinacyjnych

Synteza układów kombinacyjnych Sławomir Kulesza Technika cyfrowa Synteza układów kombinacyjnych Wykład dla studentów III roku Informatyki Wersja 4.0, 23/10/2014 Bramki logiczne Bramki logiczne to podstawowe elementy logiczne realizujące

Bardziej szczegółowo

LEKCJA. TEMAT: Funktory logiczne.

LEKCJA. TEMAT: Funktory logiczne. TEMAT: Funktory logiczne. LEKCJA 1. Bramką logiczną (funktorem) nazywa się układ elektroniczny realizujący funkcje logiczne jednej lub wielu zmiennych. Sygnały wejściowe i wyjściowe bramki przyjmują wartość

Bardziej szczegółowo

Ćwiczenie 361 Badanie układu dwóch soczewek

Ćwiczenie 361 Badanie układu dwóch soczewek Nazwisko... Data... Wdział... Imię... Dzień tg.... Godzina... Ćwiczenie 36 Badanie układu dwóch soczewek Wznaczenie ogniskowch soczewek metodą Bessela Odległość przedmiotu od ekranu (60 cm 0 cm) l Soczewka

Bardziej szczegółowo

ĆWICZENIE 15 BADANIE WZMACNIACZY MOCY MAŁEJ CZĘSTOTLIWOŚCI

ĆWICZENIE 15 BADANIE WZMACNIACZY MOCY MAŁEJ CZĘSTOTLIWOŚCI 1 ĆWICZENIE 15 BADANIE WZMACNIACZY MOCY MAŁEJ CZĘSTOTLIWOŚCI 15.1. CEL ĆWICZENIA Celem ćwiczenia jest poznanie podstawowych właściwości wzmacniaczy mocy małej częstotliwości oraz przyswojenie umiejętności

Bardziej szczegółowo

Przerzutnik ma pewną liczbę wejść i z reguły dwa wyjścia.

Przerzutnik ma pewną liczbę wejść i z reguły dwa wyjścia. Kilka informacji o przerzutnikach Jaki układ elektroniczny nazywa się przerzutnikiem? Przerzutnikiem bistabilnym jest nazywany układ elektroniczny, charakteryzujący się istnieniem dwóch stanów wyróżnionych

Bardziej szczegółowo

Ćwiczenie A7 : Tranzystor unipolarny JFET i jego zastosowania

Ćwiczenie A7 : Tranzystor unipolarny JFET i jego zastosowania Ćwiczenie A7 : Tranzystor unipolarny JFET i jego zastosowania Jacek Grela, Radosław Strzałka 3 maja 9 1 Wstęp 1.1 Wzory Poniżej zamieszczamy podstawowe wzory i definicje, których używaliśmy w obliczeniach.

Bardziej szczegółowo

TEMAT: PROJEKTOWANIE I BADANIE PRZERZUTNIKÓW BISTABILNYCH

TEMAT: PROJEKTOWANIE I BADANIE PRZERZUTNIKÓW BISTABILNYCH Praca laboratoryjna 2 TEMAT: PROJEKTOWANIE I BADANIE PRZERZUTNIKÓW BISTABILNYCH Cel pracy poznanie zasad funkcjonowania przerzutników różnych typów w oparciu o różne rozwiązania układowe. Poznanie sposobów

Bardziej szczegółowo

Układy sekwencyjne. Podstawowe informacje o układach cyfrowych i przerzutnikach (rodzaje, sposoby wyzwalania).

Układy sekwencyjne. Podstawowe informacje o układach cyfrowych i przerzutnikach (rodzaje, sposoby wyzwalania). Ćw. 10 Układy sekwencyjne 1. Cel ćwiczenia Celem ćwiczenia jest zapoznanie się z sekwencyjnymi, cyfrowymi blokami funkcjonalnymi. W ćwiczeniu w oparciu o poznane przerzutniki zbudowane zostaną układy rejestrów

Bardziej szczegółowo

CHARAKTERYSTYKI BRAMEK CYFROWYCH TTL

CHARAKTERYSTYKI BRAMEK CYFROWYCH TTL CHARAKTERYSTYKI BRAMEK CYFROWYCH TTL. CEL ĆWICZENIA Celem ćwiczenia jest poznanie zasad działania, budowy i właściwości podstawowych funktorów logicznych wykonywanych w jednej z najbardziej rozpowszechnionych

Bardziej szczegółowo

WYKORZYSTANIE MULTIMETRÓW CYFROWYCH DO POMIARU SKŁADOWYCH IMPEDANCJI

WYKORZYSTANIE MULTIMETRÓW CYFROWYCH DO POMIARU SKŁADOWYCH IMPEDANCJI 1 WYKORZYSTAIE MULTIMETRÓW CYFROWYCH DO POMIARU 1. CEL ĆWICZEIA: SKŁADOWYCH IMPEDACJI Celem ćwiczenia jest zapoznanie się z możliwościami pomiaru składowych impedancji multimetrem cyfrowym. 2. POMIARY

Bardziej szczegółowo

Podstawowe operacje arytmetyczne i logiczne dla liczb binarnych

Podstawowe operacje arytmetyczne i logiczne dla liczb binarnych 1 Podstawowe operacje arytmetyczne i logiczne dla liczb binarnych 1. Podstawowe operacje logiczne dla cyfr binarnych Jeśli cyfry 0 i 1 potraktujemy tak, jak wartości logiczne fałsz i prawda, to działanie

Bardziej szczegółowo

11. CZWÓRNIKI KLASYFIKACJA, RÓWNANIA

11. CZWÓRNIKI KLASYFIKACJA, RÓWNANIA OBWODY SYGNAŁY Wkład : Czwórniki klasfikacja, równania. CZWÓRNK KLASYFKACJA, RÓWNANA.. WELOBEGNNK A WELOWROTNK CZWÓRNK Definicja. Jeśli: wielobiegunnik posiada parzstą liczbę zacisków (tzn. mn) zgrupowanch

Bardziej szczegółowo

Raport z analizy ankiet studentów. INSTYTUTU TECHNICZNEGO PWSZ w NOWYM SĄCZU. dot. warunków kształcenia w roku akademickim 2011/2012

Raport z analizy ankiet studentów. INSTYTUTU TECHNICZNEGO PWSZ w NOWYM SĄCZU. dot. warunków kształcenia w roku akademickim 2011/2012 Raport z analiz ankiet studentów INSTYTUTU TECHNICZNEGO PWSZ w NOWYM SĄCZU dot. warunków kształcenia w roku akademickim 2011/2012 Bada ankietowe przeprowadzono wśród studentów wszstkich kierunków II roku

Bardziej szczegółowo

Różnicowe układy cyfrowe CMOS

Różnicowe układy cyfrowe CMOS 1 Różnicowe układy cyfrowe CMOS Różnicowe układy cyfrowe CMOS 2 CVSL (Cascode Voltage Switch Logic) Różne nazwy: CVSL - Cascode Voltage Switch Logic DVSL - Differential Cascode Voltage Switch Logic 1 Cascode

Bardziej szczegółowo

Ćw. 8 Bramki logiczne

Ćw. 8 Bramki logiczne Ćw. 8 Bramki logiczne 1. Cel ćwiczenia Celem ćwiczenia jest zapoznanie się z podstawowymi bramkami logicznymi, poznanie ich rodzajów oraz najwaŝniejszych parametrów opisujących ich własności elektryczne.

Bardziej szczegółowo

Ćwiczenie ZINTEGROWANE SYSTEMY CYFROWE. Pakiet edukacyjny DefSim Personal. Analiza prądowa IDDQ

Ćwiczenie ZINTEGROWANE SYSTEMY CYFROWE. Pakiet edukacyjny DefSim Personal. Analiza prądowa IDDQ Ćwiczenie 2 ZINTEGROWANE SYSTEMY CYFROWE Pakiet edukacyjny DefSim Personal Analiza prądowa IDDQ K A T E D R A M I K R O E L E K T R O N I K I I T E C H N I K I N F O R M A T Y C Z N Y C H Politechnika

Bardziej szczegółowo

Modelowanie reprogramowalnych układów prądowych pracujących w logice. wielowartościowej.

Modelowanie reprogramowalnych układów prądowych pracujących w logice. wielowartościowej. Przemysław Sołtan, Natalia Maslennikow, Oleg Maslennikow Wydział Elektroniki i Informatyki Politechnika Koszalińska, Koszalin Modelowanie reprogramowalnych układów prądowych pracujących w logice wielowartościowej

Bardziej szczegółowo

Model reprogramowalnego prądowego układu działającego w logice wielowartościowej

Model reprogramowalnego prądowego układu działającego w logice wielowartościowej Przemysław Sołtan Oleg Maslennikow Wydział Elektroniki Politechnika Koszalińska ul. JJ Śniadeckich 2, 75-453 Koszalin e-mail: kerk@ie.tu.koszalin.pl Model reprogramowalnego prądowego układu działającego

Bardziej szczegółowo

XXXII Olimpiada Wiedzy Elektrycznej i Elektronicznej. XXXII Olimpiada Wiedzy Elektrycznej i Elektronicznej

XXXII Olimpiada Wiedzy Elektrycznej i Elektronicznej. XXXII Olimpiada Wiedzy Elektrycznej i Elektronicznej Zestaw pytań finałowych numer : 1 1. Wzmacniacz prądu stałego: własności, podstawowe rozwiązania układowe 2. Cyfrowy układ sekwencyjny - schemat blokowy, sygnały wejściowe i wyjściowe, zasady syntezy 3.

Bardziej szczegółowo

Architektura komputerów Wykład 2

Architektura komputerów Wykład 2 Architektura komputerów Wykład 2 Jan Kazimirski 1 Elementy techniki cyfrowej 2 Plan wykładu Algebra Boole'a Podstawowe układy cyfrowe bramki Układy kombinacyjne Układy sekwencyjne 3 Algebra Boole'a Stosowana

Bardziej szczegółowo

3. Funktory CMOS cz.1

3. Funktory CMOS cz.1 3. Funktory CMOS cz.1 Druga charakterystyczna rodzina układów cyfrowych to układy CMOS. W jej ramach występuje zbliżony asortyment funktorów i przerzutników jak dla układów TTL (wejście standardowe i wejście

Bardziej szczegółowo

EGZAMIN GIMNAZJALNY W ROKU SZKOLNYM 2011/2012

EGZAMIN GIMNAZJALNY W ROKU SZKOLNYM 2011/2012 Centralna Komisja Egzaminacjna EGZAMIN GIMNAZJALNY W ROKU SZKOLNYM 2011/2012 CZĘŚĆ MATEMATYCZNO-PRZYRODNICZA MATEMATYKA ODPOWIEDZI I PROPOZYCJE OCENIANIA PRZYKŁADOWEGO ZESTAWU ZADAŃ PAŹDZIERNIK 2011 Zadania

Bardziej szczegółowo

Opis przedmiotu 3 części zamówienia Zestawy ćwiczeń

Opis przedmiotu 3 części zamówienia Zestawy ćwiczeń Opis przedmiotu 3 części zamówienia Zestawy ćwiczeń Załącznik 4c do SIWZ Lp. NAZWA OPIS GŁÓWNYCH PARAMETRÓW TECHNICZNYCH ILOŚĆ (szt.) Zestaw powinien składać się min. z modułu bazowego oraz modułów ćwiczeniowych

Bardziej szczegółowo

dr inż. Rafał Klaus Zajęcia finansowane z projektu "Rozwój i doskonalenie kształcenia i ich zastosowań w przemyśle" POKL

dr inż. Rafał Klaus Zajęcia finansowane z projektu Rozwój i doskonalenie kształcenia i ich zastosowań w przemyśle POKL Technika cyfrowa w architekturze komputerów materiał do wykładu 2/3 dr inż. Rafał Klaus Zajęcia finansowane z projektu "Rozwój i doskonalenie kształcenia na Politechnice Poznańskiej w zakresie technologii

Bardziej szczegółowo

ANALIZA MOŻLIWOŚCI NORMALIZACJI WARTOŚCI SKŁADOWYCH TRÓJCHROMATYCZNYCH Z WYKORZYSTANIEM PRZEKSZTAŁCENIA NIELINIOWEGO

ANALIZA MOŻLIWOŚCI NORMALIZACJI WARTOŚCI SKŁADOWYCH TRÓJCHROMATYCZNYCH Z WYKORZYSTANIEM PRZEKSZTAŁCENIA NIELINIOWEGO Wojciech MOĆKO Wojciech ŻAGAN ANALIZA MOŻLIWOŚCI NORMALIZACJI WARTOŚCI SKŁADOWYCH TRÓJCHROMATYCZNYCH Z WYKORZYSTANIEM PRZEKSZTAŁCENIA NIELINIOWEGO STRESZCZENIE W referacie przedstawiono koncepcję zastosowania

Bardziej szczegółowo

Wykorzystanie sieci neuronowych w kryptologii.

Wykorzystanie sieci neuronowych w kryptologii. Wkorzstanie sieci neuronowch w krptologii. Piotr Kotlarz Uniwerstet Kazimierza Wielkiego, Bdgoszcz piotrk@ukw.edu.pl Promotor rozpraw doktorskiej dr hab. Zbigniew Kotulski /7 Plan prezentacji -Obszar zastosowań

Bardziej szczegółowo

Bramki logiczne. 2. Cele ćwiczenia Badanie charakterystyk przejściowych inwertera. tranzystorowego, bramki 7400 i bramki 74132.

Bramki logiczne. 2. Cele ćwiczenia Badanie charakterystyk przejściowych inwertera. tranzystorowego, bramki 7400 i bramki 74132. Bramki logiczne 1. Czas trwania: 3h 2. Cele ćwiczenia Badanie charakterystyk przejściowych inwertera. tranzystorowego, bramki 7400 i bramki 74132. 3. Wymagana znajomość pojęć stany logiczne Hi, Lo, stan

Bardziej szczegółowo

Całkowanie przez podstawianie i dwa zadania

Całkowanie przez podstawianie i dwa zadania Całkowanie przez podstawianie i dwa zadania Antoni Kościelski Funkcje dwóch zmiennch i podstawianie Dla funkcji dwóch zmiennch zachodzi następując wzór na całkowanie przez podstawianie: f(x(a, b), (a,

Bardziej szczegółowo

Tranzystor bipolarny. przykłady zastosowań cz. 1

Tranzystor bipolarny. przykłady zastosowań cz. 1 Tranzystor bipolarny przykłady zastosowań cz. 1 Ryszard J. Barczyński, 2016 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały dydaktyczne do użytku wewnętrznego Wzmacniacz prądu

Bardziej szczegółowo

PL B1. AKADEMIA GÓRNICZO-HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE, Kraków, PL BUP 14/12

PL B1. AKADEMIA GÓRNICZO-HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE, Kraków, PL BUP 14/12 PL 218560 B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 218560 (13) B1 (21) Numer zgłoszenia: 393408 (51) Int.Cl. H03F 3/18 (2006.01) Urząd Patentowy Rzeczypospolitej Polskiej (22) Data zgłoszenia:

Bardziej szczegółowo

Willard Van Quine. teaching mathematical logic.

Willard Van Quine. teaching mathematical logic. Willard Van Quine Born: 5 June 98 in Akron, Ohio, USA Died: 5 Dec in Boston, Massachusetts, USA Amerkański filozof i logik., prof.. Uniwerstetu Harvarda w Cambridge, twórca orginalnego ujęcia logiki i

Bardziej szczegółowo

KARTA MODUŁU / KARTA PRZEDMIOTU

KARTA MODUŁU / KARTA PRZEDMIOTU KARTA MODUŁU / KARTA PRZEDMIOTU Kod modułu Załącznik nr 7 do Zarządzenia Rektora nr 10/12 z dnia 21 lutego 2012r. Nazwa modułu Układy elektroniczne w miernictwie 2_E1S Nazwa modułu w języku angielskim

Bardziej szczegółowo

Skrócony opis dostępnych na stanowiskach studenckich makiet laboratoryjnych oraz zestawu elementów do budowy i badań układów elektronicznych

Skrócony opis dostępnych na stanowiskach studenckich makiet laboratoryjnych oraz zestawu elementów do budowy i badań układów elektronicznych POLITECHNIKA WROCŁAWSKA Wydział Elektryczny Katedra Maszyn, Napędów i Pomiarów Elektrycznych Laboratorium Podstaw Elektroniki bud. A-5 s.211 (a,b) Skrócony opis dostępnych na stanowiskach studenckich makiet

Bardziej szczegółowo

Projekt z przedmiotu Systemy akwizycji i przesyłania informacji. Temat pracy: Licznik binarny zliczający do 10.

Projekt z przedmiotu Systemy akwizycji i przesyłania informacji. Temat pracy: Licznik binarny zliczający do 10. Projekt z przedmiotu Systemy akwizycji i przesyłania informacji Temat pracy: Licznik binarny zliczający do 10. Andrzej Kuś Aleksander Matusz Prowadzący: dr inż. Adam Stadler Układy cyfrowe przetwarzają

Bardziej szczegółowo

LABORATORIUM ELEKTRONIKI I TEORII OBWODÓW

LABORATORIUM ELEKTRONIKI I TEORII OBWODÓW POLITECHNIKA POZNAŃSKA FILIA W PILE LABORATORIUM ELEKTRONIKI I TEORII OBWODÓW numer ćwiczenia: data wykonania ćwiczenia: data oddania sprawozdania: OCENA: 6 21.11.2002 28.11.2002 tytuł ćwiczenia: wykonawcy:

Bardziej szczegółowo

INSTYTUT CYBERNETYKI TECHNICZNEJ POLITECHNIKI WROCŁAWSKIEJ ZAKŁAD SZTUCZNEJ INTELIGENCJI I AUTOMATÓW

INSTYTUT CYBERNETYKI TECHNICZNEJ POLITECHNIKI WROCŁAWSKIEJ ZAKŁAD SZTUCZNEJ INTELIGENCJI I AUTOMATÓW INSTYTUT YERNETYKI TEHNIZNEJ POLITEHNIKI WROŁWSKIEJ ZKŁD SZTUZNEJ INTELIGENJI I UTOMTÓW Ćwiczenia laboratoryjne z Logiki Układów yfrowych ćwiczenie 22 temat: UKŁDY KOMINYJNE. EL ĆWIZENI Ćwiczenie ma na

Bardziej szczegółowo

0.1. Logika podstawowe pojęcia: zdania i funktory, reguły wnioskowania, zmienne zdaniowe, rachunek zdań.

0.1. Logika podstawowe pojęcia: zdania i funktory, reguły wnioskowania, zmienne zdaniowe, rachunek zdań. Wykłady z Analizy rzeczywistej i zespolonej w Matematyce stosowanej Wykład ELEMENTY LOGIKI ALGEBRA BOOLE A Logika podstawowe pojęcia: zdania i funktory, reguły wnioskowania, zmienne zdaniowe, rachunek

Bardziej szczegółowo

Technika cyfrowa i mikroprocesorowa. Zaliczenie na ocenę. Zaliczenie na ocenę

Technika cyfrowa i mikroprocesorowa. Zaliczenie na ocenę. Zaliczenie na ocenę I. KARTA PRZEDMIOTU Nazwa przedmiotu/modułu: Nazwa angielska: Kierunek studiów: Poziom studiów: Profil studiów: Jednostka prowadząca: Technika cyfrowa i mikroprocesorowa Edukacja techniczno-informatyczna

Bardziej szczegółowo

Podstawowe funkcje przetwornika C/A

Podstawowe funkcje przetwornika C/A ELEKTRONIKA CYFROWA PRZETWORNIKI CYFROWO-ANALOGOWE I ANALOGOWO-CYFROWE Literatura: 1. Rudy van de Plassche: Scalone przetworniki analogowo-cyfrowe i cyfrowo-analogowe, WKŁ 1997 2. Marian Łakomy, Jan Zabrodzki:

Bardziej szczegółowo

Bramki logiczne V MAX V MIN

Bramki logiczne V MAX V MIN Bramki logiczne W układach fizycznych napięcie elektryczne może reprezentować stany logiczne. Bramką nazywamy prosty obwód elektroniczny realizujący funkcję logiczną. Pewien zakres napięcia odpowiada stanowi

Bardziej szczegółowo