33. Opisz organizacje pamięci mikrokontrolerów z rodziny MCS51. Mikrokontrolery rodziny MCS-51 posiadają trzy odrębne obszary pamięci:

Wielkość: px
Rozpocząć pokaz od strony:

Download "33. Opisz organizacje pamięci mikrokontrolerów z rodziny MCS51. Mikrokontrolery rodziny MCS-51 posiadają trzy odrębne obszary pamięci:"

Transkrypt

1 33. Opisz organizacje pamięci mikrokontrolerów z rodziny MCS51. OK Mikrokontrolery rodziny MCS-51 posiadają trzy odrębne obszary pamięci: wewnętrzną pamięć danych zewnętrzną pamięć danych pamięć programu. Wewnętrzna pamięć danych Zwana potocznie pamięcią RAM. W zależności od wersji układu, jej wielkość wynosi 128B (8xx1) lub 256B (8xx2). Jest to pamięć praktycznie w całości do wykorzystania przez użytkownika. Dostęp do niej jest bardzo szybki, dlatego powinny być w niej składowane najczęściej używane dane. Z drugiej strony rozmiar tego obszaru pamięci nie jest zbyt duży, dlatego należy wykorzystywać go rozsądnie. Na poniższym rysunku pokazano organizację tej pamięci dla przypadku 128B. W obszarze wewnętrznej pamięci danych o adresach od 00h do 1Fh znajdują się 4 banki uniwersalnych rejestrów roboczych, po 8 rejestrów w każdym. W zakresie adresów 80h do FFh, znajduje się obszar rejestrów specjalnych oznaczany skrótem SFR. W obszarze tym zgrupowane są rejestry wykorzystywane do sterowania wewnętrznymi układami peryferyjnymi, jak liczniki-czasomierze oraz port szeregowy, a także rejestry sterujące systemem przerwań oraz trybami oszczędzania energii. Również porty równoległe P0, P1, P2 i P3 widziane są, jako odpowiednie rejestry w obszarze SFR. Zewnętrzna pamięć danych Istnieje również możliwość dołączenia zewnętrznej pamięci danych o rozmiarze, do 64 kb. Maksymalny rozmiar dołączanej zewnętrznej pamięci danych wynika z 16-bitowej szyny adresowej. Wewnętrzna i zewnętrzna pamięć danych są widziane, jako dwa różne obszary pamięci. Z punktu widzenia oprogramowania to, czy dana operacja odczytu/zapisu dotyczy wewnętrznej, czy zewnętrznej pamięci danych rozróżniane jest na poziomie zastosowanego rozkazu (dla pamięci wewnętrznej - instrukcja MOV, dla zewnętrznej - instrukcja MOVX).

2 Pamięć programu Istnieje możliwość zaadresowania do 64kB pamięci programu, co jest bezpośrednim następstwem 16-bitowej szyny adresowej. W niektórych wykonaniach mikrokontrolery te zaopatrzone są już w wewnętrzną pamięć programu umieszczoną fizycznie w układzie. Jest to zawsze pamięć stała, (zatem z punktu widzenia mikrokontrolera tylko do odczytu) typu ROM, EPROM lub coraz częściej Flash. Dla przykładu klasyczne wersje tego mikrokontrolera oznaczone 8x51 posiadały 4kB wewnętrznej pamięci programu, natomiast układy oznaczone 8x52-8kB. Pozostała przestrzeń adresowa może być wykorzystana do adresowania zewnętrznej pamięci programu dołączanej zewnętrznie poprzez linie portu P0 i P2. W przeciwieństwie do pamięci danych, z punktu widzenia mikrokontrolera wewnętrzna i zewnętrzna pamięć programu widziane są, jako jeden ciągły obszar pamięci.

3 34. Opisz organizacje portów wejścia/wyjścia mikrokontrolerów z rodziny MCS51. Jakie są ich zalety? Linie we/wy mikrokontrolera, 8051 (jako przedstawiciela rodziny MCS51) pogrupowane są w cztery 8-bitowe porty: P0 - (dwukierunkowy port we/wy lub funkcja magistrali danych oraz młodszej części adresu) P1 - (dwukierunkowy port we/wy) P2 - (dwukierunkowy port we/wy lub funkcja starszej części adresu) P3 - (dwukierunkowy port we/wy + dodatkowe funkcje: transmisja szeregowa, przerwania zewnętrzne i timery) Wszystkie linie portów P0-P3 pracujące, jako standardowe linie wejścia/wyjścia są niezależne pod względem kierunku przesyłania informacji. Istotną zaletą portów procesora jest możliwość indywidualnego ustawiania poziomu logicznego na każdym wyprowadzeniu niezależnie. Nie trzeba, zatem zapisywać całej liczby do portu, aby np. zmienić stan tylko na jednym wyprowadzeniu. Dodatkowo uniwersalność, jeżeli nie korzystamy np. z zewnętrznej pamięci czy transmisji szeregowej możemy wykorzystać porty w inny sposób wyprowadzenia się nie marnują. Możliwość Read Modify Write i konsekwencje tego! Obszar SFR dostępny w trybie adresowania bitowego. Wyjście różnego typu standardowe ale i OC

4 35. Opisz tryby pracy energooszczędnej stosowane w mikrokontrolerach. OK Oszczędność energii zależy od użytego trybu, a zazwyczaj istnieje kilka takich trybów różniących się np.: czasem opuszczenia stanu uśpienia wyłączeniem podzespołów ( timery, ADC) poborem mocy. Tryb IDLE oscylator pracuje bloki systemu przerwań, liczników i portu szeregowego taktowane zegarem CPU nie jest taktowane zegarem wywołanie poprzez ustawienie bitu IDL utrzymany stan rejestrów specjalnych i wewnętrznej pamięci RAM końcówki portów stan sprzed wywołania trybu IDLE wyjście z trybu poprzez przyjęcie przerwania (zerowanie bitu IDL) lub sprzętowy RESET (asynchroniczne wyzerowanie bitu IDL) Tryb POWER DOWN oscylator nie pracuje wywołanie poprzez ustawienie bitu PD utrzymywany stan rejestrów specjalnych i wewnętrznej pamięci RAM możliwość obniżenia napięcia zasilania do 2 V (przed wyjściem z trybu należy przywrócić normalną wartość) wyjście wyłącznie poprzez sprzętowy RESET (sygnał zerujący trzeba utrzymać na wejściu RST przez ok.10 ms, aby ustabilizował się oscylator) Tryb pracy Pobór prądu ATMEGA8 80C31BH Stan aktywny 3.6 ma 20 ma Tryb bezczynności (Idle Mode) 1.0 ma 5 ma Urządzenie wyłączone (Powerdown Mode) 0.5 µa 50 µa

5 36. Opisz techniki rozbudowy zasobów pamięciowych i urządzeń wejścia/wyjścia stosowane w mikrokontrolerach. Najczęściej spotykana w przypadku układów pojedynczych jest technika, polegająca na wydzieleniu jednej linii adresującej układ (CS - chip select). Wprowadzenie tej linii w stan aktywny (najczęściej niski) jest jednoznaczne z przydzieleniem układu do udziału w transmisji. Wariacją powyższej metody jest wykorzystanie dekoderów adresu/przesyłanie adresu przez porty mikrokontrolera (przykładowe układy realizujące tą technikę zawarte są w wykładzie CSS_7 na slajdzie 10 i 11, więc sądzę, że w pytaniu chodzi głównie o to przyp. autor). W tym przypadku poświęcamy jeden port (lub więcej, jeżeli chcemy zaadresować większą pamięć/przesłać więcej danych) do komunikacji z naszymi układami zewnętrznymi. Przed wejściem adresu danego modułu znajduje się rejestr zatrzaskowy, dzięki któremu można używać tego samego portu do przesyłania zarówno adresów jak i danych. Dekoder adresowy uaktywnia odpowiedni układ (np. sygnałem CS), natomiast mikrokontroler może użyć dodatkowych linii do zakomunikowania oczekiwanego efektu (RD/WR itp.). Następnie z wykorzystaniem tych samych portów odbywa się transmisja danych. Technika wystawiania na zewnątrz szyny wtedy tracimy część linii we/wy, ale zyskujemy możliwość dołączenia innych ukł. we/wy kosztem czasu (transfer zewnętrzny) Kolejna technika polega na zawarciu adresu w przesyłanym ciągu danych. Gdy układ odbiorczy stwierdzi zgodność adresu, to odbiera dane zawarte po adresie. Np. stosuje się tę technikę w układach składających się z wielu niezależnie programowanych bloków, z których każdy ma swój własny adres. Inna technika wykorzystuje dedykowane interfejsy, np. RS232/422/485, I 2 C, SPI, USART itp. W tym rozwiązaniu stosuje się połączenia, protokoły komunikacyjne, tryby adresowania oraz działania przyjęte jako standardowe dla danego sposobu przesyłu. Można również używać specjalnych modułów zawartych w mikrokontrolerze, np. kart ethernetowych itp. Z wykorzystaniem takich modułów możliwe jest zbudowanie odpowiednich sieci, w których urządzenia posiadały będą przydzielone role (Master/Slave) i komunikowały pomiędzy sobą w wiele stron (nie tylko mikrokontroler może używać innych zespołów elementów!). Wspomnieć o tzw. Ekspanderach tj. portach równoległych współpracujących z µk przez łącze szeregowe np. I 2 C

6 37. Opisz zasoby typowego mikrokontrolera. Podaj przykład. Wśród wbudowanych w typowy mikrokontroler bloków funkcjonalnych można wyróżnić: jednostkę obliczeniową (ALU) - przeważnie 8-bitową, ale także 16, 32-bity i 64-bity, pamięć danych (RAM) pamięć programu uniwersalne porty wejścia - wyjścia (na ogół przypisane do konkretnych wyprowadzeń układu scalonego); część tych portów może pełnić alternatywne funkcje wybierane programowo - np. mogą to być elementy opcjonalnej magistrali adresów i danych układy czasowo - licznikowe, kontrolery przerwań, Ponadto, mikrokontroler może zawierać: kontrolery transmisji szeregowej (UART, SPI, I2C, USB, CAN, 1-Wire itp.) proste przetworniki analogowo-cyfrowe lub cyfrowo-analogowe obszar nieulotnej pamięci danych, np. EEPROM lub opartej o dodatkowe podtrzymywanie bateryjne zegar czasu rzeczywistego (RTC) układ kontroli poprawnej pracy, tzw. watchdog, którego zadaniem jest przeprowadzenie restartu mikrokontrolera w razie zapętlenia się programu wewnętrzne czujniki wielkości nieelektrycznych, np. temperatury sprzętowe wspomaganie operacji we/wy o DMA o porty liczniki (wej. rejestrów zatrzaskowe, wyj. rej. czasu akcji, rej akcji.)

7 38. Opisz wsparcie sprzętowe interfejsów szeregowych mikrokontrolera wspierające konstrukcje sieciowe (systemy rozproszone). Połączenie z Internetem można uzyskać wykorzystując dowolny port szeregowy (najczęściej używane to RS232/422/485 oraz I 2 C). Dane, dzięki programowo zaimplementowanym algorytmom, umieszczane są w odpowiednich pakietach (ISO/OSI, TCP/IP). Transmisja odbywa się z prędkością wyznaczoną przez wcześniej do tego zaprogramowany licznik systemowy. Aby możliwe były przesyły z większymi prędkościami, niż pozwalają na to standardy (dla mikrokontrolerów to z reguły małe prędkości oraz małe odległości transmisji) używane są mnożniki częstotliwości (w celu odmierzania większych prędkości przekazu), wzmacniacze sygnałów (aby sygnał nie zanikał w małej odległości od mikrokontrolera) i bufory danych (dane przychodzą/wychodzą szybciej, niż przy przewidzianych prędkościach transmisji). Niektóre porty są specjalnie przystosowane do pracy z transmisjami internetowymi, np. wyposażone w dodatkowe urządzenia jak 1-Wire Net Controller czy CAN 2.0B Controller, lub służą tylko i wyłącznie do takich transmisji, jak niektóre dedykowane porty Full-Duplex. Obecnie prawie każdy mikrokontroler posiada wbudowaną kartę ethernetową. Pozwala ona na bezproblemową komunikację z Internetem dopełniając za programistę takich formalności jak auto-negocjacja, wykrywanie prędkości transmisji itp. OK. Warto dodać udogodnienia związane np. z uzależnieniem przerwania np. od 9-bitu co pozwala ograniczyć zakłócenie pracy układów nie uczestniczących w danej transmisji.

8 39. Opisz typową konfiguracje oraz tryby pracy programowalnych liczników wbudowanych w mikrokontroler. OK Z rysunku widać, że najprostsze układy czasowe mogą pracować w dwóch podstawowych konfiguracjach: jako właściwe układy czasowe (timers) Są wtedy taktowane wewnętrznym sygnałem zegarowym przeznaczonym do taktowania jc. Timery wykorzystywane są w programie użytkownika jako wzorce czasu. W celu generowania wzorców czasu o różnej długości wewnętrzny sygnał zegarowy, przed doprowadzeniem do układu czasowego, przechodzi przez programowalny dzielnik częstotliwości. jako liczniki (counters) Są one wtedy taktowane zewnętrznymi sygnałami doprowadzanymi poprzez linie wejściowe portów i wykorzystywane w programie użytkownika np. jako liczniki zmian poziomów sygnałów zewnętrznych. Tryby pracy: 16-bitowy counter/timer sterowany bitami CC0 i CC1 rejestru CR2. Przy pomocy tych bitów wybiera się tryb czasomierza (timer) z odpowiednio ustawionym preskalerem lub licznika (counter) z możliwością wyboru aktywnego zbocza (bit EXEDG rej. CR2). Do zliczania służą dwie pracujące równolegle (zliczające w górę) para rejestrów CHR i CLR stanowiące 16-bitowy licznik CR i para alternatywnych rejestrów ACHR i ACLR stanowiące 16-bitowy licznik ACR. Jedyna różnica między tymi rejestrami polega na tym, iż odczyt z rej. ACR nie zeruje flagi przepełnienia TOF zawartej w rej. statusu SR. Po resecie zawartość licznika wynosi FFFCh Tryb rejestratora zdarzeń (Input Capture). W tym trybie wykorzystuje się dwa wejścia ICAP1 i ICAP2, na których aktywny impuls powoduje przechwycenie bieżącej wartości pracującego licznika i zatrzaśnięcie jej odpowiednio w rejestrze IC1R, gdy ten impuls pojawi się na pierwszym wejściu lub w IC2R, gdy na drugim wejściu. Jednocześnie ustawiane są odpowiednio bity ICF1 lub ICF2, które pozwalają na wygenerowane przerwania. Rejestry IC1R i IC2R służą wyłącznie do odczytu. Aktywne zbocze sygnału pojawiającego się na wejściach ICAP1 i ICAP2 wybiera się odpowiednio za pomocą bitów: IEDG1 i IEDG2. Rozdzielczość pomiaru czasu wynosi fcpu/cc[1:0]

9 Tryb Output Compare. Ten tryb może być wykorzystany do kontroli sygnału wyjściowego na pinach OCMP1 i OCMP2 lub do wyznaczania odcinków czasu. Gdy zawartość pracującego licznika zrówna się z zawartością wpisaną do rej. OCRi (i=1,2), to na odpowiednim pinie wyjściowym jest ustawiana wartość OCiE, jeżeli bit OCIE jest ustawiony, ustawiane są flagi w rej. SR: OCFi oraz następuje generacja przerwania, o ile je odblokowano. Po resecie w rej. OCRi znajduje się wartość 8000h Tryb One Pulse. W tym trybie pojawienie się zdarzenia (aktywnego impulsu) na pinie ICAP1 powoduje wygenerowanie pojedynczego impulsu na pinie OCMP1. W ten tryb wchodzi się przez ustawienie bitu OPM w rej. CR2. Korzysta on z funkcji trybów Input Capture 1 i Output Compare 1. Zasada pracy: kiedy aktywny impuls pojawi się na wejściu ICAP1, licznik jest inicjalizowany do FFFCh (i zaczyna zliczać wewnętrzne impulsy) oraz bit OLVL2 jest wystawiany na pin OCMP1, bit ICF1 jest ustawiany (można wywołać przerwanie), jak i wartość FFFDh jest wprowadzana do rej. ICR1. Następnie, kiedy zawartość licznika zrówna się z ustawioną przez nas zawartością rej. OC1R to bit OLVL1 jest wyprowadzony na pin OCMP1 Tryb Pulse With Modulation umożliwia generację sygnału na wyjściu OCMP1 o częstotliwości i czasie trwania zależnym od zawartości rejestrów OC1R i OC2R. Tryb ten korzysta z pełnej funkcji trybu Output Compare 1 i rej. OC2R. Jeżeli bity OLVL1=1 i OLVL2=0, czas trwania impulsu jest równy różnicy pomiędzy zawartością rej. OC2R, a rej. OC1R. Gdy nastąpi zrównanie zawartości licznika z rej. OC2R, to licznik przyjmuje wartość FFFCh.

10 40. Opisz system przerwań mikrokontrolera. Podaj przykład. Na przykładzie MCS-51. System przerwań umożliwia zawieszenie wykonywania działania bieżącego programu i natychmiastowy skok do wykonywania podprogramu obsługi przerwania na skutek pojawienia się sygnału zgłoszenia przerwania. Pierwsza instrukcja związana z obsługą danego przerwania musi być zawsze umieszczona pod ściśle określonym adresem zwanym wektorem przerwania. Domyślnie po resecie mikrokontrolera system przerwań jest nieaktywny (zablokowany). Jego aktywacja (odblokowanie) następuje dopiero w wyniku programowego ustawienia bitu EA znajdującego się w rejestrze IE oraz odpowiednich bitów (znajdujących się w tym samym rejestrze) odblokowujących właściwe przerwanie, co pozwala na przyjmowanie przerwań tylko od pożądanych źródeł. Z każdym źródłem przerwania związany jest pojedynczy bit znacznika przerwania. W chwili, gdy sygnał przerwania jest aktywny, związany z nim znacznik jest ustawiany na 1. W przypadku, gdy dane przerwanie jest odblokowane i znacznik wystąpienia przerwania ustawiony na 1, nastąpi skok pod odpowiedni wektor przerwania. Przerwania zewnętrzne, INT0 i INT1 mogą być generowane zarówno niskim poziomem, jaki i opadającym zboczem sygnału doprowadzonego do zewnętrznych wyprowadzeń P3.2 (INT0) i P3.3 (INT1) mikrokontrolera w zależności od ustawienia bitów IT1 i IT0 rejestru TCON. Domyślnie bity te są wyzerowane, co oznacza, że przerwania są zgłaszane niskim poziomem sygnału. A co z priorytetem w obrębie poziomu priorytetu? Każde ze źródeł przerwań może być indywidualnie zaprogramowane na jeden z dwóch poziomów ważności poprzez ustawienie (wyższy poziom) lub wyzerowanie (niższy poziom) odpowiednich bitów w rejestrze IP. Podczas wykonywanie programu obsługi przerwania, które znajduje się na niższym poziomie, może być przyjęte przerwanie z wyższego poziomu, co spowoduje zatrzymanie wykonywania aktualnego programu przerwania, wykonanie programu przyjętego przerwania i powrót do wykonywania przerwanego programu obsługi przerwania. Podczas wykonywania programu obsługi przerwania znajdującego się na wyższym poziomie, nie będzie przyjęta żadne zgłoszenie przerwania. Zatem program obsługi przerwania z wyższego poziomu jest nieprzerywalny.

11 41. Opisz ideę oraz typową implementację układu typu watchdog. OK Układ czasowy zabezpieczający system mikroprocesorowy przed zbyt długim przebywaniem w stanie zawieszenia. Watchdog oczekuje na potwierdzenie poprawnej pracy od kontrolowanego urządzenia, co określony czas. Brak potwierdzenia uważa za błąd i naprawia go najczęściej przez restart, rzadziej przez przerwanie niemaskowalne lub chwilowe wyłączenie zasilania. Występuje w dwóch głównych wariantach: sprzętowym oraz programowym. Sprzętowy uznawany jest za znacznie bardziej niezawodny. W oprogramowaniu umieszcza się funkcję ustawiającą wartość licznika na pewną wartość początkową. Z upływem czasu mierzonego przez niezależny od procesora zegar, wartość licznika zmienia się (zwykle maleje), co określony czas. Jeśli osiągnie pewną wartość, zwykle jest nią 0, następuje zresetowanie procesora lub generowane jest przerwanie. Jednym z założeń poprawnej pracy systemu z watchdogiem jest ustawianie na nowo wartości licznika, co pewien czas. Ta funkcja jest umieszczana w programach tak, by wykonywać się, co czas mniejszy od czasu wyzerowania licznika. Jeśli program przestanie działać poprawnie np.: wpadnie w wieczną pętlę lub zakleszczy się i nie będzie ustawiał licznika na nowo, można założyć, że reset jest uzasadniony. W ten sposób watchdog chroni system komputerowy przed nieprzewidzianym zatrzymaniem się. Watchdog jest instalowany w systemach, które działają często bez obsługi człowieka, ich nieprzerwane działanie jest bardzo ważne lub działanie nieprzewidziane może być niebezpieczne. Są standardem w systemach wbudowanych funkcjonujących w różnych urządzeniach. W większości współczesnych mikrokontrolerów watchdog jest jednym z elementów ich architektury i nie trzeba stosować dodatkowego sprzętu. A system udostępnia rozkazy procesora do ustawiania parametrów i resetowania watchdoga. Config Watchdog = 2048 'zerowanie po 2048 ms Start Watchdog 'włączenie watchdoga Do Print Hello Reset Watchdog Tutaj program, w którym powtarzana będzie komenda Reset Watchdog Loop End

12 42. Opisz konfigurację przetwornika A/C dla wybranego mikrokontrolera. OK Przetwornik analogowo-cyfrowy (ADC) na przykładzie ATMega16 Metoda pomiaru napięcia i przetwarzania go na postać cyfrową ATMega16 jest wyposażona w successive approximation ADC, co oznacza, że napięcie jest przetwarzane metodą wagową (lub inaczej mówiąc metodą kolejnych przybliżeń). Nie jest to najszybsza metoda pomiaru, ale można ją stosunkowo łatwo zrealizować. Wystarczy układ SAH (Save And Hold), który uchwyci wartość chwilową i przytrzyma ją na czas pomiaru, następnie komparator porówna z połową wartości odniesienia i wynik porównania zapisze do rejestru SAR (Successive Approximation Register), skąd wartość rejestru zostanie odczytana, przetworzona przez przetwornik DAC (Digital to Analog Converter) i ponownie porównana z wartością zapamiętaną przez układ SAH. W taki oto sposób będą zapisywane kolejno bity do rejestru SAR począwszy od najstarszego. Stąd wynika także dokładność przetworników tego typu. Rozdzielczość Mikrokontroler został wyposażony w 10-bitowy przetwornik ADC z możliwością uruchomienia trybu 8-bitowego. Jako ze mikrokontroler jest oparty o 8-bitową architekturę jego rejestry mogę pomieścić wartości z zakresu od 0 do 255 włącznie. Przetwornik 10- bitowy może zwrócić wartość 1023 maksymalną. Efekt jest taki, że potrzebujemy 2 rejestrów do zapisu wyniku konwersji lub zastosowania trybu 8-bitowego, wówczas mikrokontroler zapisuje do dwóch rejestrów na raz, jednak możemy włączyć opcję wyrównania do lewej i wtedy możemy spokojnie pominąć 2 najmłodsze bity i odczytywać tylko 1 rejestr (ADCH). Napięcie odniesienia Układ przetwornika ADC ma wbudowane źródło odniesienia napięcia wynoszące 2.56V. Istnieje również możliwość podpięcia zewnętrznego źródła napięcia do pinu AREF. Producent zaleca podłączenie równolegle kondensatora w celu zmniejszenia szumów. Multiplexer Na wejściu przetwornika ADC jest multiplexer. Poszerza on możliwości przetwornika o dodatkowe kanały. Możemy mierzyć napięcia pomiędzy dwoma kanałami - tryb differential albo między jednym kanałem a masą - tryb single-ended. Kanały z możliwością wyboru wzmocnienia ATMega16 oferuje dwa kanały różnicowe, dla których możemy wybrać wzmocnienie poprzez ustawienie bitów. Jednak na ową możliwość są nałożone spore ograniczenia. Wzmocnienie może być 10x albo 200x. W obudowach typu PDIP (tych podłużnych 40 pinowych) nie została ta możliwość przetestowana przez producenta, stąd też w dokumentacji zamieszczono uwagę, iż ta możliwość może nie działać. Jedynie w obudowach typu TQFP została ona przetestowana. Mało tego, dodatkowe ograniczenia wynikają z szybkości wzmacniacza - zalecane maksymalne pasmo to 4kHz, pomimo że czas konwersji pozwalałby na większe pasmo. Zalecane jest stosowanie filtrów dolnoprzepustowych na wejściach tych kanałów.

13 Dwa tryby pracy Tryb konwersji ciągłej, czyli wybieramy kanał i po ustawieniu bitu startu cyklicznie jest nadpisywana wartość rejestrów przetwornika. Tryb pojedynczej konwersji, czyli ustawiamy kanał i następnie bit startu, po czym następuje jednokrotne przetworzenie i wygenerowanie przerwania. Prescaler Przetwornik może pracować z najszybszym taktowaniem równym połowie częstotliwości taktowania mikrokontrolera. ATMega16A może być taktowana najwyżej na 16MHz, czyli przetwornik ADC teoretycznie na 8MHz. Jednak, aby móc pracować w pełnej rozdzielczości (10-bitów), przetwornik powinien być taktowany w zakresie 50kHz-200kHz. Każda pojedyncza konwersja trwa 13 cykli, a w trybie różnicowym 25 cykli. Konfiguracja za pomocą rejestrów: sbi(admux,refs0); //ustalenie bitu REFS0 w rejestrze ADMUX - wybór napięcia zasilania, jako napięcia odniesienia sbi(adcsra,adps2); //ustawienie prescalera częstotliwości na 1/64 (1 1 0 w bitach ADPS2-0 rejestru ADCSRA) sbi(adcsra,adps1); //-- cbi(adcsra,adps0); //-- sbi(adcsra,aden); //włączenie przetwornika ADC sbi(adcsra,adie); //włączenie przerwań od przetwornika sbi(adcsra,adsc); // rozpoczęcie konwersji SIGNAL(SIG_ADC) // przerwanie z przetwornika ADC {}a w takiej funkcji obsługa przerwań, które pojawiają się po dokonanej konwersji słowo o kalibracji

14 43. Opisz procedury kalibracji wbudowanego przetwornika A/C. Kalibracja przetwornika Układ próbkowania wykorzystuje kondensatory Kondensatory w poszczególnych kanałach nie są idealnie identyczne Procedura kalibracji Wyzerowanie rejestrów kalibracyjnych Pomiar napięcia odniesienia Napięcie odniesienia Układ przetwornika ADC ma wbudowane źródło odniesienia napięcia wynoszące 2.56V. Istnieje również możliwość podpięcia zewnętrznego źródła napięcia do pinu AREF. Producent zaleca podłączenie równolegle kondensatora w celu zmniejszenia szumów. Podawane do MCU z zewnątrz V ref = 2,4 ~ 3,6V, zwykle V ref = V dd = 3,3V Stabilność tego napięcia ma wpływ na dokładność przetwarzania Zapis nowych wartości korekcyjnych Po kalibracji, wyniki pomiarów są korygowane automatycznie W skrócie: Najczęściej wykorzystywane są wewnętrzne źródła napięcia o znanej i stabilnej wartości napięcia lub źródła zewnętrzne dołączone przez użytkownika. Po rozpoczęciu kalibracji w rejestrze wewnętrznym zapisywany jest offset pomiędzy pomiarem a wartością rzeczywistą. Kolejne pomiary będą juz uwzględniały wyliczony offset. kalibracja wew. (z wew. źródła) kalibracja zew. Obejmuje zew. Źródło, ale testuje cały tor wzmacniacza, ADC; wpływ filtracji, zwykle uśrednia cykl wykonywanych pomiarów Z wykładu:

15 44. Opisz podstawy architektury ARM. OK Architektura ARM (Advanced RISC Machine, pierwotnie Acorn RISC Machine) jest 32- bitową architekturą procesorów typu RISC. Zestaw instrukcji procesora ARM stanowi rozwinięcie zestawu instrukcji MOS 6502 (8- bitowy mikroprocesor). Główne zmiany dotyczą zwiększenia efektywności potokowego przetwarzania instrukcji. Zgodnie z założeniami architektury RISC, rozkazy są tak skonstruowane, aby wykonywały się w ściśle określonym czasie - zwykle w jednym cyklu maszynowym. Interesującą zmianą jest użycie 4-bitowego kodu warunkowego na początku każdej instrukcji. Dzięki temu każda instrukcja może być wykonana warunkowo. Ogranicza to przestrzeń dostępną, na przykład, dla instrukcji przeniesień w pamięci, ale z drugiej strony nie ma potrzeby stosowania instrukcji rozgałęzień dla kodu zawierającego wiele prostych instrukcji warunkowych. Inną unikatową cechą zestawu instrukcji procesora ARM jest łączenie operacji przesunięcia i obrotu bitów w rejestrze z instrukcjami arytmetycznymi, logicznymi, czy też przesłania danych z rejestru do rejestru. Dzięki temu wyrażenie języka C "a += (j << 2);" może zostać przetłumaczone przez kompilator w pojedynczą instrukcję asemblera. Przedstawione cechy powodują, że typowy program zawiera mniej linii kodu niż w przypadku innych procesorów RISC. W rezultacie jest mniejsza liczba operacji pobrania/zapisania argumentów instrukcji, więc potokowość jest bardziej efektywna. Pomimo, że procesory ARM są taktowane zegarem o stosunkowo niskiej częstotliwości są konkurencyjne w stosunku do znacznie bardziej złożonych procesorów.

16 Rdzeń procesora ARM procesor zgodny z architekturą ARM zaprojektowany w języku opisu sprzętu (najczęściej VHDL lub Verilog) dostarczony, jako makrokomórka (ang. macrocell) lub IP (ang. Intellectual Property). Cechy rdzeni procesorów ARM: Przeznaczony do dalszej rozbudowy procesory, SoC 32-bitowy procesor zgodny z architekturą RISC Wbudowana jednostka zarządzania pamięcią MMU Zoptymalizowany pod względem niskiego poboru mocy Rożne tryby pracy: o 32-bitowe instrukcje ARM o 16-bitowe instrukcje Thumb o Instrukcje języka Java - Jazelle DBX Szybka obsługa przerwań (FIR Fast Interrupt Response), aplikacje czasu rzeczywistego Pamięć wirtualna Lista wydajnych instrukcji (zoptymalizowane na podstawie architektury RISC oraz CISC) Sprzętowe wsparcie dla języków wyższego poziomu. Rdzeń procesora ARM wykorzystuje architekturę RISC: Zredukowana liczba instrukcji Brak bezpośredniego odwołania do pamięci tylko instrukcje operujące Załaduj z pamięci/zapisz do pamięci (Load/Store na pamięci) Duża liczba dostępnych rejestrów ogólnego przeznaczenia Architektura superskalarna (możliwość jednoczesnego ukończenia kilku instrukcji w pojedynczym cyklu zegara). Różnice w odniesieniu do klasycznych procesorów RISC: Instrukcje wzbogacone o dodatkowe funkcje: o Instrukcje Thumb/Thumb2 o Instrukcje DSP o Warunkowe wykonywanie instrukcji o 32 bitowy przesuwnik bitowy. Instrukcje umożliwiające operacje na wielu rejestrach Tryby adresowania z auto-dekrementacją i auto-inkrementacją.

17 46. Opisz system DMA mikrokontrolera XMEGA. Niejasne lub wymagające rozwinięcia. Kontroler DMA umożliwia przesyłanie danych pomiędzy pamięciami a urządzeniami peryferyjnymi z minimalnym użyciem CPU. Kontroler umożliwia elastyczną selekcję priorytetów kanałów, oraz posiada kilka modułów adresujących, możliwość podwójnego buforowania i duże rozmiary bloków (o co chodzi?). DMA potrafi przesyłać dane pomiędzy pamięciami a urządzeniami peryferyjnymi, pamięciami oraz rejestrami urządzeń peryferyjnych bezpośrednio. Są 4 kanały DMA, z których każdy posiada indywidualne źródło, cel, przerzutniki i rozmiary bloków. Różne kanały posiadają również indywidualne ustawienia sterowania, przerwań oraz wektory przerwań. Zgłoszenie przerwania może być wygenerowane zarówno gdy transakcja zostanie zakończona lub gdy kontroler DMA wykryje błąd w kanale DMA. Gdy kanał DMA żąda transferu danych, arbiter magistrali czeka aż AVR CPU nie używa magistrali danych i pozwala kontrolerowi DMA przesłać dane. Przesył danych odbywa się w porcjach 1, 2, 4 lub bitów. Adresowanie może być statyczne, inkrementowane lub dekrementowane. Automatyczne załadowanie źródła i/lub adresu celu może być wykonane po każdorazowym przesyle paczki danych, bloku kiedy transmisja jest ukończona lub wyłączona. Wywoływanie przesyłu DMA mają zarówno aplikacje, urządzenia peryferyjne jak i zdarzenia. W materiałach jest ładny obrazek mówiący o możliwości transferu przez magistralę to dobre miejsce aby się na to rozwiązanie powołać.

18 47. Opisz system zdarzeń (event system) dla mikrokontrolera XMEGA. System eventów to zestaw funkcji umożliwiających komunikację inter-peripheral (między cpu a peryferiami). Opóźnienie propagacji eventu to maksymalnie dwa takty zegara CPU. Sieć eventów łączy wszystkie ważne podzespoły typu: zegary, konwertery analogowocyfrowe, komparatory, porty cyfrowe i cpu. Umożliwia to sytuację, w której zmiana stanu jednego urządzenia zew. pociąga za sobą automatycznie zamianę stanu kilku innych urządzeń zew. Nie wymaga to użycia żadnych przerwań, czasu procesora ani zasobów DMA. Pojęcie Event to zmiana stanu urządzenia zewnętrznego. Eventy są przekazywane między urządzeniami zew. przez specjalną sieć "Event Routing Network". Sieć ta jest niezależna i umożliwia przekazanie do 8 sygnałów jednocześnie. System Eventow działa nawet, kiedy mikrokontroler znajduje się w trybie idle. Zamiast listy możliwości poniżej podać przykład co z czym współpracuje I wspomnieć o multipleksowaniu w ERN. Features of Xmega event system: Inter-peripheral communication and signalling with minimum latency CPU and DMA independent operation 8 Event Channels allows for up to 8 signals to be routed at the same time Events can be generated by o Timer/Counters (TCxn) o Real Time Counter (RTC) o Analog to Digital Converters (ADCx) o Analog Comparators (ACx) o Ports (PORTx) o System Clock (ClkSYS) o Software (CPU) Events can be used by o Timer/Counters (TCxn) o Analog to Digital Converters (ADCx) o Digital to Analog Converters (DACx) o Ports (PORTx) o DMA Controller (DMAC) o IR Communication Module (IRCOM) The same event can be used by multiple peripherals for synchronized timing Advanced Features o Manual Event Generation from software (CPU) o Quadrature Decoding o Digital Filtering Functions in Active and Idle mode

19 48. Do czego używamy dekoderów kwadraturowych współpracujących z portami wejściowymi? Trzy kwadraturowe dekodery są częścią systemu zdarzeń (Event System) kontrolera Atmel Xmega A. Pozwala to systemowi zdarzeń na dekodowanie kwadraturowych wejść na pinach WE/WY i przesyłanie danych w ten sposób, aby umożliwić Timerowi/Licznikowi obsługę odpowiednich akcji: zliczanie w górę, zliczanie w dół, reset. Sygnał kwadraturowy posiada dwie prostokątne fale przesunięte w fazie względem siebie o 90 stopni. Ruch rotacyjny może być zmierzony poprzez zliczanie brzegów dwóch fal. Zależność fazowa pomiędzy dwoma prostokątnymi falami determinuje kierunek rotacji.

20 49. Opisz wybrane zaawansowane rozwiązania układów generujących sygnał PWM. OK PWM Pulse Width Modulation Modulacja szerokości impulsu. To sygnał prostokątny o stałej częstotliwości, ale zmiennym wypełnieniu. Można za jego pomocą w łatwy sposób sterować urządzeniami zewnętrznymi (np. prędkością obrotu silnika szczotkowego, jasnością świecenia diody LED). Najłatwiejszym sposobem generacji PWM jest użycie CPU i programu odpowiednio wysterowującego porty. Jednak jest to nieefektywne, bo pożera cykle CPU. Z tego też powodu liczniki Timer/Counter mikrokontrolera Xmega/Atmega wyposażone są w sprzętowy generator fal PWM co w najprostszym przypadku sprowadza się do tego, iż licznik liczy od zera do końca swojego zakresu, a komparator sprawdza czy aktualna wartość licznika równa jest wartości założonej przez użytkownika jako szerokość impulsu pwm. Jeśli jest, to wyjście jakiegoś portu ustalane jest w stan 0. Przy przepełnieniu licznika to samo wyjście zyskuje wartość 1. Sprowadza się to do generowania impulsu o szerokości zależnej od podanej przez nas liczby. Opisana procedura nazwana jest Fast PWM ponieważ licznik zlicza ciągle w górę, po czym się zeruje. Procedurę tą można zmodyfikować poprzez ograniczenie górnego zakresu licznika (zmieni się częstotliwość generowanego PWM). Zmienić można polaryzację portu wyjściowego (0 na początku i 1 po zadziałaniu komparatora). Innym trybem jest Phase Correct PWM. W trybie tym licznik zlicza w górę, wyjście generatora ustalane jest, na 1 kiedy komparator zadziała, ale po dojściu do górnego zakresu licznik zaczyna liczyć w dół. Podczas liczenia w dół wyjście generatora ustalane jest na 0 również po zadziałaniu komparatora. Po dojściu licznika do zera zaczyna on od nowa liczyć w górę. Taka praca powoduje symetryczny przebieg sygnału, co jest pożądane przy sterowaniu silnikami. Oczywiście w tym trybie także zmienić można polaryzację generowanego sygnału. Kolejny tryb to Phase and Frequency Correct PWM. Jest to tryb bardzo podobny do Phase Correct PWM, ale wartość liczby, którą porównuje komparator jest ustalana pośrednio poprzez bufor. I uaktualniana tylko po ukończeniu pełnego cyklu PWM (góra dół). Zapewnia to dodatkowe bezpieczeństwo poprawności generowanego sygnału podczas zmieniania parametrów generatora w locie. Kontroler Xmega posiada dodatkowo funkcjonalność AWEX (Advanced Waveform Extension). Jest to układ, który posiada aż 4 komparatory, czyli pozwala wygenerować 4 różne sygnały PWM oraz aż 8 wyjść (komplementarnie po dwa dla każdego kanału, normalny i z odwróconą fazą). Posiada on ponadto funkcjonalności takie jak: Dead Time Insertion, która pozwala ograniczyć czas short-circutu przy wysterowywaniu komplementarnymi sygnałami półmostka Pattern Generation, pozwala na wygenerowanie na porcie zsynchronizowanych wzorów bitowych (synchronized bit patterns). Może być to użyte do generowania sekwencji komutacji dla silników krokowych, albo do sterowania macierzą LEDów. Dodatek (co to jest Dead-time Insertion): A half-bridge is typically realized using MOSFETs or IGBTs. These devices are not capable of turning on/off instantaneously. There is always a small rise/fall time on the output. If the signal applied to the low side switch is just an inverted version of the signal applied to the high side, there will be a small period during the switching where both the high- and low-side switches are conducting, leading to a short-circuit between positive supply and ground for a short period. This is usually known as shoot-through, and should obviously be avoided. The usual solution to avoid shoot-through is to insert a small dead-time around the switching instant. When the low side is switched off, the high-side is not switched on until after the dead-time has passed. This is called dead-time insertion.

21 50. Porównaj listy rozkazów mikrokontrolerów z rodzin MCS51 i ATmega. Wszystko rozchodzi się w tym pytaniu moim zdaniem to, że MCS 51 to typowy przedstawiciel rodziny CISC, a Atmega to wszystkim dobrze znany RISC. Dla przypomnienia: CISC rozbudowane instrukcje (ułatwione zawansowane programowania w języku maszynowym) liczba rozkazów liczona w setkach operacje arytmetyczne dozwolone bezpośrednio na lokalizacjach w pamięci (nie tylko na rejestrach) dozwolone złożone tryby adresowania różna długośd instrukcji często występujące instrukcje - 8 bitów występowanie złożonych, specjalistycznych rozkazów - które do wykonania wymagają od kilku do kilkunastu cykli zegara znaczne różnice czasu wykonania poszczególnych instrukcji pojedynczy rozkaz mikroprocesora, wykonuje kilka operacji niskiego poziomu, jak na przykład pobranie z pamięci, operację arytmetyczną i zapisanie do pamięci skomplikowany dekoder rozkazów możliwe instrukcje złożone (operacje ALU bezpośrednio na komórkach pamięci) : add ax, [100] możliwe instrukcje proste (operacje ALU tylko na rejestrach): add ax, bx RISC znacznie ograniczony zestaw instrukcji (brak złożonych instrukcji) Zredukowana liczba rozkazów do niezbędnego minimum, ich liczba wynosi kilkadziesiąt operacje ALU tylko na rejestrach prosty tryb adresowania - uproszczone odwołania do pamięci wszystkie instrukcje identycznej długości (np. 32 bity), stały czas wykonania każdej instrukcji -najczęściej jeden cykl zegara znacznie prostsza konstrukcja procesora i wynikająca stąd możliwość pracy przy większych częstotliwościach zegara taktującego zwiększona liczby rejestrów uproszczony dekoder rozkazów Co znaczy nie dozwolone? Po prostu takich nie ma na liście. niedozwolone instrukcje złożone (operacje ALU bezpośrednio na komórkach pamięci) : add ax, [100] możliwe instrukcje proste (operacje ALU tylko na rejestrach): add ax, bx Odpowiedź generalnie słuszna ale nie na temat. Uwaga wstępna może być mottem wypowiedzi ale porównujemy konkretne listy (przykłady ilustrujące tezę) nie mylmy listy rozkazów z trybami adresowania, warto przeredagować.

22 53. Opisz podstawy organizacji interfejsu z wyświetlaczem LCD. NIE OK Opis 4 lub 8 bitowe szyny danych generator znaków ROM 5 7 punktów lub 5 10 punktów znaki definiowane przez użytkownika zarówno dane z RAM i z generatora znaków RAM można odczytać z CPU wewnętrzny automatyczny reset zasilania wyświetlacz RAM 1, znakowy Szeroki zakres funkcji instrukcji czyszczenie wyświetlacza cursor Home wyświetlacz ON / OFF kursor ON / OF bank znaków w wyświetlaczu przemieszczenie kursora przemieszczenie wyświetlania zapis / odczyt CG RAM zapis / odczyt DD RAM

23 Linie kontroli R/W odczyt / zapis RS Zarejestruj się wybrać o 0 - wyświetlanie danych i kontrola o 1 - CG RAM (równy linii A0 adres) E odczyt / zapis stroboskopowy o (CS i RD lub WR i CR)

24 55. Porównaj organizację pamięci flash typu CF i SD. Compact Flash: używa 50 pinów z 68 pinowego złącza PCMCIA 3.3 lub 5 V początkowo oparty na pamięciach NOR, ostatnio bardziej popularny NAND wspiera adresowanie C-H-S (Cylinder-head-sector tak jak w dyskach twardych) oraz LBA (Logical block addressing, 28 bitowy w starszych wersjach, a CF 5.0 wprowadza 48 bitowy) prędkość = K 150 [KB/sec] pojemność: od 2 MB do 128 GB (CF5.0: do 128 PB). Secure Digital: pojemność: do 4 GB (SDHC do 32 GB, SDXC do 2 TB) system plików: SD FAT16, SDHC FAT32, SDXC exfat widziane, jako przenośny dysk twardy, można przeformatować na dowolny system plików Tryby przesyłania danych (szeregowo): o One-bit SD oddzielne kanały dla poleceń i danych, własny format przesyłu o Four-bit SD użycie dodatkowych pinów: UHS-I (Ultra High Speed I) do 104 MBs, dostępny w SDHC i SDXC UHS-II (Ultra High Speed II) do 312 MB/s, dostępny w SDHC i SDXC protokół wymiany informacji typu polecenie-odpowiedź inicjowany przez urządzenie master. Ale to porównanie parametrów, a co z porównaniem funkcjonalności?

25 57. Porównaj podstawowe parametry oraz obszary zastosowań przetworników A/C typu flash I z podwójnym całkowaniem. Przetwornik Flash (przetwornik bezpośredni, przetwornik równoległy) Przetwornik o przetwarzaniu bezpośrednim (nazywany także Flash) działa na zasadzie bezpośredniego i zazwyczaj jednoczesnego porównania wartości napięcia wejściowego z szeregiem napięć odniesienia reprezentujących poszczególne poziomy kwantowania za pomocą szeregu komparatorów analogowych. Rezultat tego porównania wprowadzany jest na specjalny enkoder który wyprowadza wartość cyfrową sygnału wejściowego w stosownej formie binarnej. Podstawową zaletą takich przetworników jest szybkość działania (czas przetworzenia) na którą składają się wyłącznie dwa czynniki: opóźnienie na komparatorze analogowym oraz opóźnienie na enkoderze cyfrowym. Uzyskiwane szybkości przetwarzania są nawet od kilku razy do kilku rzędów wielkości większe od pozostałych typów przetworników A/C. Niestety ogromna szybkość okupiona jest relatywnie małą rozdzielczością oraz dokładnością. Zwiększenie rozdzielczości o kolejny bit wymaga podwojenia ilości elementów i zwiększenia precyzyjności napięć odniesienia uzyskiwanych zazwyczaj z dzielnika rezystorowego wysokostabilnego napięcia odniesienia wewnętrznego lub zewnętrznego. Dodatkowo zwiększanie ilości komparatorów czyli poziomów kwantowania lub inaczej rozdzielczości bitowej przetwornika, powoduje zwiększenie jego pojemności wejściowej a co za tym idzie ograniczenia pasma wejściowego sygnału co niekorzystnie wpływa na jego parametry funkcjonalne. Przetworniki tego typu stosowane są wszędzie tam gdzie wymagana jest bardzo duża częstotliwość próbkowania i jednocześnie nie jest wymagana bardzo duża dokładność przetwarzania (najczęściej nie większa niż 8- lub 9- bitowa).

26 Przetwornik z podwójnym całkowaniem Rys. : Schemat przetwornika z podwójnym całkowaniem Metoda podwójnego całkowania jest jednym z najdokładniejszych sposobów na przetwarzanie sygnału analogowego na cyfrowy. Przetwornik podwójnie całkujący zamienia wartość średnią napięcia mierzonego na czas tx. W pierwszym cyklu całkowania do integratora doprowadzone jest napięcie mierzone UX. Całkowanie tego napięcia trwa zawsze tyle samo, czyli najczęściej 20 ms. W drugiej fazie całkowania do wejścia integratora dołączone jest napięcie wzorcowe o biegunowości przeciwnej do napięcia UX. Licznik cały czas zlicza impulsy z generatora zegarowego. Pojemność licznika jest tak dobrana, że maksymalną liczbę impulsów zlicza w ciągu 20 ms. Kiedy napięcie wejściowe z integratora osiągnie wartość zero przerzutnik RS zmienia stan na przeciwny. Blokuje bramkę i kończy się zliczanie impulsów. T 1 wartość znana (z góry narzucona) T 2 wartość mierzona

27 58. Opisz zasady stosowania filtrów analogowych i cyfrowych przy współpracy z przetwornikami A/C i C/A. OK Z uwagi na szybki rozwój komputerów i mikrokontrolerów filtry analogowe są stopniowo wypierane przez rozwiązania cyfrowe. Filtr cyfrowy może być zrealizowany, jako program komputerowy, operujący na ciągu wartości, które reprezentują sygnał cyfrowy. Dzięki temu w łatwy sposób można dokonywać zmian w algorytmie filtracji, zmieniać współczynniki, struktury czy rzędy filtru cyfrowego. Niestety w świecie rzeczywistym mamy najczęściej do czynienia z sygnałami ciągłymi, co wymaga zastosowania w torze przetwarzania urządzeń dokonujących konwersji sygnału analogowego na cyfrowy oraz cyfrowego na analogowy. Urządzenia takie nazywamy odpowiednio: konwerter analogowo-cyfrowy (ADC) oraz konwerter cyfrowo-analogowy (DAC). Sposób konwersji zależny jest od rodzaju konwertera (Flash, SAR, Single Slope, itd.), jednak w każdym przypadku zamiana sygnału ciągłego na cyfrowy wiąże się z tzw. próbkowaniem i dyskretyzacją, czyli zmierzeniem wartości sygnału w danym momencie czasu i zakodowaniem go w sposób cyfrowy. Jednak mimo zastosowania cyfrowych filtrów w torze przetwarzania sygnału, nie możemy całkowicie pozbyć się filtrów analogowych. Zgodnie z Twierdzeniem o próbkowaniu, sygnał ciągły może być wiernie odtworzony z ciągu swoich próbek tworzących sygnał dyskretny, jeśli próbki te zostały pobrane z częstotliwością, co najmniej dwukrotnie większą od granicznej częstotliwości swojego widma. Wymaga to, aby przed procesem próbkowania sygnału analogowego ograniczyć jego widmo. W tym celu stosuje się analogowe filtry dolnoprzepustowe przed konwerterem analogowo-cyfrowym w torze przetwarzania. Ponadto w celu uzyskania gładkiego sygnału na wyjściu konwertera cyfrowo-analogowego również stosuje się filtrację analogową. Stąd typowy tor przetwarzania sygnałów z zastosowaniem filtracji cyfrowej wygląda następująco: Typowy tor przetwarzania sygnałów z zastosowaniem filtracji cyfrowej

28 61. Porównaj różne systemy zapisu informacji na nośniku magnetycznej pamięci dyskowej. Techniki zapisu magnetycznego: Wśród napędów rozróżnia się dwa zasadniczo różne sposoby zapisu, a więc i odczytu informacji: magnetyczny jak w przypadku twardych dysków. W każdym pececie znajduje się specjalny kontroler napędów, które z reguły steruje zarówno napędem dyskietek jak i dyskiem twardym (jednym lub kilkoma). Cyfrowe (zerojedynkowe) informacje przeznaczone do zapisu trafiają do kontrolera. Następnie zamieniane są w impulsy magnetyczne, a dokładniej, zmienia się kierunek przepływu prądu w cewce powodując zmianę bieguna pola magnetycznego, aby mogły być zapisane na magnetycznej powierzchni twardego dysku. Nie wystarczy jednak przy tym zapisywać dane bity jeden po drugim, trzeba dodatkowo zaznaczyć gdzie dany bit się zaczyna, a gdzie kończy. Może się to dziać na kilka różnych sposobów: Metoda FM (Frequence Modulation): W tej na najstarszej technice każdej jedynce odpowiada zmiana biegunowości pola magnetycznego, natomiast przy zerze pozostaje ona niezmieniona. Początek każdego bitu (obojętnie zero czy jedynka) wymaga dodatkowo tzw. sygnału taktującego, czyli dodatkowej zmiany biegunowości. Tak, więc do zapisu 1 potrzeba dwu zmian biegunowości, a do 0 jednej (tylko początek taktu). Metoda ta nie wykorzystuje optymalnie miejsca na twardym dysku, gdyż wymaga zbyt wielu zmian biegunowości. Im mniej tych zmian, tym więcej danych można zmieścić na tej samej powierzchni. Metoda ta jest już dosyć przestarzała i używana jest właściwie tylko przez stary format dyskietki IBM. Metoda MFM (Modified Frequence Modulation): Lepsze wykorzystanie miejsca na dysku umożliwia zmodyfikowana metoda modulacji częstotliwości MFM. Sygnał taktujący został tutaj niejako przejęty przez strumień informacji. Rozwiązanie to zakłada jednak stałą prędkość obrotową dysku, tylko wtedy każdemu bitowi przyporządkowany jest taki sam, co do wielkości obszar. W technice MFM zmiana biegunowości odbywa się dla każdej jedynki tylko w środku danego obszaru, natomiast każde zero rozpoczyna się na początku takiego obszaru, ale tylko wtedy, gdy wcześniejszy bit nie był jedynką. Oznacza to 100% wzrost gęstości zapisu w stosunku do metody FM. Przez wiele lat była to najczęściej stosowana technika zapisu na twardych dyskach. Współpracowały one z kontrolerami w standardzie ST506/412, który umożliwiał zapis w 17 sektorach po 512 bajtów w każdym. Standard ten stosowany jest ciągle w spotykanych obecnie napędach dyskietek 3,5 i 5,25. Metoda RLL (Run Length Limited): Dalsze zagęszczenie zapisu, czyli zmniejszenie ilości zmian biegunowości pola magnetycznego na jednostkę informacji, przyniosła metoda kodowania informacji. Pewnym grupom bitów przyporządkowano kod o zmiennej długości. Odkodowanie następowało według następującej zasady: Pomiędzy dwoma jedynkami znajdować się musi zawsze określona liczba zer. Procedura ta a istnieje cały ich szereg nazywana jest metodą RLL Np. w metodzie RLL2.7 pomiędzy dwie jedynki wstawianych jest od 2-7 zer, zaś w RLL 3.9, znanej również pod nazwą ARLL (Advanced RLL), od 3 do 9. Twarde dyski IDE i SCSI wykorzystują zwykle procedurę RLL1.7 lub jakąś jej odmianę. Procedura RLL2.7 pozwala na 50% zwiększenie pojemności twardych dysków w porównaniu z metoda MFM, na każdej ścieżce zmieści się bowiem 26 a nie 17 sektorów. Procedura RLL3.9 zwiększa te pojemność już o 100% (34 sektory na każdej ścieżce).

29 62. Porównaj systemy redukcji błędów stosowane w dyskach elastycznych i dyskach stałych. Dyski elastyczne: Wprowadzenie okresowo pól synchronizujących zawierających same zera. Ciągi takie powodują generację sygnału zegarowego i dopasowanie częstotliwości oraz fazy generatorów potrzebnych do zdekodowania sygnału. Stosowanie szczelin pomiędzy sektorami (pomiędzy znacznikami EOT i BOT): dają kontrolerowi czas na obliczenie i weryfikację sumy kontrolnej zabezpieczającej dane jako bufory zmniejszają prawdopodobieństwo nałożenia się danych sektora na następując po nich pola w przypadku wahań prędkości obrotowej głowicy. Każdy sektor danych posiada nagłówek, który określa położenie sektora na dysku. Suma kontrolna (CRC) jest zapisywana w nagłówku sektora oraz na końcu zapisanych danych, więc kontroler dyskietki jest w stanie wykryć błędy podczas odczytu danych. Przy wystąpieniu błędu kontroler próbuje jeszcze raz odczytać dane, jednak po kilku nieudanych próbach do systemu operacyjnego zostaje wysłany sygnał, że nie można odczytać danych. Dyski twarde: Remapowanie sektorów Kontroler wie czy dana ścieżka jest uszkodzona czy też nie, a jeśli tak to czy ma gdzieś dla niej zastępstwo. Mechanizm ten polega na tym, że są dwie tablice przechowywane na dysku, gdzie pierwsza zawiera listę błędów wykrytych u producenta, a druga jest tworzona przez kontroler podczas formatowania. Kontroler ma możliwość optymalnego zagospodarowania miejsca na dysku. Niesprawne sektory i ścieżki są logicznie przesuwane tak, że dysk wydaje się nieuszkodzony. Rotacja Niewykorzystany obszar między EOT i BOT przesuwa się na uszkodzony obszar. Rekalibracja Wymuszony zostaje przejazd głowicy nad powierzchnią dysku. Najpierw nad ścieżkę zerową, później na koniec danych i znowu do punktu wyjścia. Zabieg taki likwiduje ewentualne przesunięcie fazy mechanizmu pozycjonowania. Mikro-kroki Mechanizm pozycjonowania głowicy przechodzi do pracy w trybie mikro-krokowym. Kontroler podejmuje próby odczytu danych, podczas których głowica przesuwana jest kolejno o jeden mikrokrok w poprzek szerokości ścieżki, aż natrafi na odpowiedni poziom sygnału (ma to na celu wyeliminowanie błędów spowodowanych rozszerzalnością termiczną). Kod ECC Podejmowana jest próba odczytu sektora z wykorzystaniem samo korygujących właściwości kodu ECC. Kod ten w przeciwieństwie do CRC ma nie tylko właściwości detekcyjne błędów ale także jest w stanie je korygować. Jeśli wszystkie te operacje zawiodą kontroler informuje system operacyjny o błędzie. Mirroring wykorzystuje 2 dyski o identycznych parametrach, na których informacja jest zapisywana równolegle. Rozszerzeniem tego rozwiązania są macierze dyskowe RAID.

30 63. Opisz strukturę sektora magnetycznej pamięci dyskowej. OK A sector is the basic unit of data storage on a hard disk. The term "sector" emanates from a mathematical term referring to that pie shaped angular section of a circle, bounded on two sides by radii and the third by the perimeter of the circle - See Figure 1. An explanation in its simplest form, a hard disk is comprised of a group of predefined sectors that form a circle. That circle of predefined sectors is defined as a single track. A group of concentric circles (tracks) define a single surface of a disks platter. Early hard disks had just a single one-sided platter, while today's hard disks are comprised of several platters with tracks on both sides, all of which comprise the entire hard disk capacity. Early hard disks had the same number of sectors per track location, and in fact, the number of sectors in each track was fairly standard between models. Today's advances in drive technology have allowed the number of sectors per track, or SPT, to vary significantly. When a hard disk is prepared with its default values, each sector will be able to store 512 bytes of data. Each sector, however, actually holds much more than 512 bytes of information. xact sector structure depends on the drive manufacturer and model, however the contents of a sector usually include the following elements: ID Information: Within each sector a small space is left to identify the sector's number and location, which is used to locate the sector on the disk and provide for status information about the sector itself. For example, a single bit is used to indicate if the sector has been marked defective and remapped. Synchronization Fields: These are used internally by the drive controller to guide the read process. Data: The actual data in the sector. ECC: Error correcting code used to ensure data integrity. Gaps: Often referred to as spacers used to separate sector areas and provide time for the controller to process what it has been read before processing additional data. Servo Information: In addition to the sectors, each of which contain the items above, space on each track is allocated for servo information on drives that utilize embedded servo drives. Most, if not all, modern drives not employ servo technology.

Wykład 2. Przegląd mikrokontrolerów 8-bit: -AVR -PIC

Wykład 2. Przegląd mikrokontrolerów 8-bit: -AVR -PIC Wykład 2 Przegląd mikrokontrolerów 8-bit: -AVR -PIC Mikrokontrolery AVR Mikrokontrolery AVR ATTiny Główne cechy Procesory RISC mało instrukcji, duża częstotliwość zegara Procesory 8-bitowe o uproszczonej

Bardziej szczegółowo

MIKROKONTROLERY I MIKROPROCESORY

MIKROKONTROLERY I MIKROPROCESORY PLAN... work in progress 1. Mikrokontrolery i mikroprocesory - architektura systemów mikroprocesorów ( 8051, AVR, ARM) - pamięci - rejestry - tryby adresowania - repertuar instrukcji - urządzenia we/wy

Bardziej szczegółowo

Metody obsługi zdarzeń

Metody obsługi zdarzeń SWB - Przerwania, polling, timery - wykład 10 asz 1 Metody obsługi zdarzeń Przerwanie (ang. Interrupt) - zmiana sterowania, niezależnie od aktualnie wykonywanego programu, spowodowana pojawieniem się sygnału

Bardziej szczegółowo

Programowanie mikrokontrolerów. 8 listopada 2007

Programowanie mikrokontrolerów. 8 listopada 2007 Programowanie mikrokontrolerów Marcin Engel Marcin Peczarski 8 listopada 2007 Alfanumeryczny wyświetlacz LCD umożliwia wyświetlanie znaków ze zbioru będącego rozszerzeniem ASCII posiada zintegrowany sterownik

Bardziej szczegółowo

Mikrokontroler ATmega32. System przerwań Porty wejścia-wyjścia Układy czasowo-licznikowe

Mikrokontroler ATmega32. System przerwań Porty wejścia-wyjścia Układy czasowo-licznikowe Mikrokontroler ATmega32 System przerwań Porty wejścia-wyjścia Układy czasowo-licznikowe 1 Przerwanie Przerwanie jest inicjowane przez urządzenie zewnętrzne względem mikroprocesora, zgłaszające potrzebę

Bardziej szczegółowo

Przerwania, polling, timery - wykład 9

Przerwania, polling, timery - wykład 9 SWB - Przerwania, polling, timery - wykład 9 asz 1 Przerwania, polling, timery - wykład 9 Adam Szmigielski aszmigie@pjwstk.edu.pl SWB - Przerwania, polling, timery - wykład 9 asz 2 Metody obsługi zdarzeń

Bardziej szczegółowo

Wstęp...9. 1. Architektura... 13

Wstęp...9. 1. Architektura... 13 Spis treści 3 Wstęp...9 1. Architektura... 13 1.1. Schemat blokowy...14 1.2. Pamięć programu...15 1.3. Cykl maszynowy...16 1.4. Licznik rozkazów...17 1.5. Stos...18 1.6. Modyfikowanie i odtwarzanie zawartości

Bardziej szczegółowo

Spis treœci. Co to jest mikrokontroler? Kody i liczby stosowane w systemach komputerowych. Podstawowe elementy logiczne

Spis treœci. Co to jest mikrokontroler? Kody i liczby stosowane w systemach komputerowych. Podstawowe elementy logiczne Spis treści 5 Spis treœci Co to jest mikrokontroler? Wprowadzenie... 11 Budowa systemu komputerowego... 12 Wejścia systemu komputerowego... 12 Wyjścia systemu komputerowego... 13 Jednostka centralna (CPU)...

Bardziej szczegółowo

Struktury specjalizowane wykorzystywane w mikrokontrolerach

Struktury specjalizowane wykorzystywane w mikrokontrolerach Struktury specjalizowane wykorzystywane w mikrokontrolerach Przetworniki analogowo-cyfrowe i cyfrowoanalogowe Interfejsy komunikacyjne Zegary czasu rzeczywistego Układy nadzorujące Układy generacji sygnałów

Bardziej szczegółowo

Zastosowania mikrokontrolerów w przemyśle

Zastosowania mikrokontrolerów w przemyśle Zastosowania mikrokontrolerów w przemyśle Cezary MAJ Katedra Mikroelektroniki i Technik Informatycznych Współpraca z pamięciami zewnętrznymi Interfejs równoległy (szyna adresowa i danych) Multipleksowanie

Bardziej szczegółowo

Systemy wbudowane. Uniwersytet Łódzki Wydział Fizyki i Informatyki Stosowanej. Witold Kozłowski

Systemy wbudowane. Uniwersytet Łódzki Wydział Fizyki i Informatyki Stosowanej. Witold Kozłowski Uniwersytet Łódzki Wydział Fizyki i Informatyki Stosowanej Systemy wbudowane Witold Kozłowski Zakład Fizyki i Technologii Struktur Nanometrowych 90-236 Łódź, Pomorska 149/153 https://std2.phys.uni.lodz.pl/mikroprocesory/

Bardziej szczegółowo

Wykład 2. Mikrokontrolery z rdzeniami ARM

Wykład 2. Mikrokontrolery z rdzeniami ARM Wykład 2 Źródło problemu 2 Wstęp Architektura ARM (Advanced RISC Machine, pierwotnie Acorn RISC Machine) jest 32-bitową architekturą (modelem programowym) procesorów typu RISC. Różne wersje procesorów

Bardziej szczegółowo

1. Wprowadzenie Programowanie mikrokontrolerów Sprzęt i oprogramowanie... 33

1. Wprowadzenie Programowanie mikrokontrolerów Sprzęt i oprogramowanie... 33 Spis treści 3 1. Wprowadzenie...11 1.1. Wstęp...12 1.2. Mikrokontrolery rodziny ARM...13 1.3. Architektura rdzenia ARM Cortex-M3...15 1.3.1. Najważniejsze cechy architektury Cortex-M3... 15 1.3.2. Rejestry

Bardziej szczegółowo

ARCHITEKTURA PROCESORA,

ARCHITEKTURA PROCESORA, ARCHITEKTURA PROCESORA, poza blokami funkcjonalnymi, to przede wszystkim: a. formaty rozkazów, b. lista rozkazów, c. rejestry dostępne programowo, d. sposoby adresowania pamięci, e. sposoby współpracy

Bardziej szczegółowo

2. Architektura mikrokontrolerów PIC16F8x... 13

2. Architektura mikrokontrolerów PIC16F8x... 13 Spis treści 3 Spis treœci 1. Informacje wstępne... 9 2. Architektura mikrokontrolerów PIC16F8x... 13 2.1. Budowa wewnętrzna mikrokontrolerów PIC16F8x... 14 2.2. Napięcie zasilania... 17 2.3. Generator

Bardziej szczegółowo

LEKCJA TEMAT: Zasada działania komputera.

LEKCJA TEMAT: Zasada działania komputera. LEKCJA TEMAT: Zasada działania komputera. 1. Ogólna budowa komputera Rys. Ogólna budowa komputera. 2. Komputer składa się z czterech głównych składników: procesor (jednostka centralna, CPU) steruje działaniem

Bardziej szczegółowo

PRZETWORNIK ADC w mikrokontrolerach Atmega16-32

PRZETWORNIK ADC w mikrokontrolerach Atmega16-32 Zachodniopomorski Uniwersytet Technologiczny WYDZIAŁ ELEKTRYCZNY Katedra Inżynierii Systemów, Sygnałów i Elektroniki LABORATORIUM TECHNIKA MIKROPROCESOROWA PRZETWORNIK ADC w mikrokontrolerach Atmega16-32

Bardziej szczegółowo

Zastosowanie procesorów AVR firmy ATMEL w cyfrowych pomiarach częstotliwości

Zastosowanie procesorów AVR firmy ATMEL w cyfrowych pomiarach częstotliwości Politechnika Lubelska Wydział Elektrotechniki i Informatyki PRACA DYPLOMOWA MAGISTERSKA Zastosowanie procesorów AVR firmy ATMEL w cyfrowych pomiarach częstotliwości Marcin Narel Promotor: dr inż. Eligiusz

Bardziej szczegółowo

Wykład Mikroprocesory i kontrolery

Wykład Mikroprocesory i kontrolery Wykład Mikroprocesory i kontrolery Cele wykładu: Poznanie podstaw budowy, zasad działania mikroprocesorów i układów z nimi współpracujących. Podstawowa wiedza potrzebna do dalszego kształcenia się w technice

Bardziej szczegółowo

Standard transmisji równoległej LPT Centronics

Standard transmisji równoległej LPT Centronics Standard transmisji równoległej LPT Centronics Rodzaje transmisji szeregowa równoległa Opis LPT łącze LPT jest interfejsem równoległym w komputerach PC. Standard IEEE 1284 został opracowany w 1994 roku

Bardziej szczegółowo

Uproszczony schemat blokowy konwertera analogowo-cyfrowego przedstawiony został na rys.1.

Uproszczony schemat blokowy konwertera analogowo-cyfrowego przedstawiony został na rys.1. Dodatek D 1. Przetwornik analogowo-cyfrowy 1.1. Schemat blokowy Uproszczony schemat blokowy konwertera analogowo-cyfrowego przedstawiony został na rys.1. Rys. 1. Schemat blokowy przetwornika A/C Przetwornik

Bardziej szczegółowo

Cele RAID. RAID z ang. Redundant Array of Independent Disks, Nadmiarowa macierz niezależnych dysków.

Cele RAID. RAID z ang. Redundant Array of Independent Disks, Nadmiarowa macierz niezależnych dysków. Macierze RAID Cele RAID RAID z ang. Redundant Array of Independent Disks, Nadmiarowa macierz niezależnych dysków. - zwiększenie niezawodności (odporność na awarie), - zwiększenie wydajności transmisji

Bardziej szczegółowo

System mikroprocesorowy i peryferia. Dariusz Chaberski

System mikroprocesorowy i peryferia. Dariusz Chaberski System mikroprocesorowy i peryferia Dariusz Chaberski System mikroprocesorowy mikroprocesor pamięć kontroler przerwań układy wejścia wyjścia kontroler DMA 2 Pamięć rodzaje (podział ze względu na sposób

Bardziej szczegółowo

Poradnik programowania procesorów AVR na przykładzie ATMEGA8

Poradnik programowania procesorów AVR na przykładzie ATMEGA8 Poradnik programowania procesorów AVR na przykładzie ATMEGA8 Wersja 1.0 Tomasz Pachołek 2017-13-03 Opracowanie zawiera opis podstawowych procedur, funkcji, operatorów w języku C dla mikrokontrolerów AVR

Bardziej szczegółowo

Wyświetlacz alfanumeryczny LCD zbudowany na sterowniku HD44780

Wyświetlacz alfanumeryczny LCD zbudowany na sterowniku HD44780 Dane techniczne : Wyświetlacz alfanumeryczny LCD zbudowany na sterowniku HD44780 a) wielkość bufora znaków (DD RAM): 80 znaków (80 bajtów) b) możliwość sterowania (czyli podawania kodów znaków) za pomocą

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Tydzień 11 Wejście - wyjście Urządzenia zewnętrzne Wyjściowe monitor drukarka Wejściowe klawiatura, mysz dyski, skanery Komunikacyjne karta sieciowa, modem Urządzenie zewnętrzne

Bardziej szczegółowo

Programowanie mikrokontrolerów AVR z rodziny ATmega.

Programowanie mikrokontrolerów AVR z rodziny ATmega. Programowanie mikrokontrolerów AVR z rodziny ATmega. Materiały pomocnicze Jakub Malewicz jakub.malewicz@pwr.wroc.pl Wszelkie prawa zastrzeżone. Kopiowanie w całości lub w częściach bez zgody i wiedzy autora

Bardziej szczegółowo

Pamięci masowe. ATA (Advanced Technology Attachments)

Pamięci masowe. ATA (Advanced Technology Attachments) Pamięci masowe ATA (Advanced Technology Attachments) interfejs systemowy w komputerach klasy PC i Amiga przeznaczony do komunikacji z dyskami twardymi zaproponowany w 1983 przez firmę Compaq. Używa się

Bardziej szczegółowo

2. PORTY WEJŚCIA/WYJŚCIA (I/O)

2. PORTY WEJŚCIA/WYJŚCIA (I/O) 2. PORTY WEJŚCIA/WYJŚCIA (I/O) 2.1 WPROWADZENIE Porty I/O mogą pracować w kilku trybach: - przesyłanie cyfrowych danych wejściowych i wyjściowych a także dla wybrane wyprowadzenia: - generacja przerwania

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Wykład 12 Jan Kazimirski 1 Magistrale systemowe 2 Magistrale Magistrala medium łączące dwa lub więcej urządzeń Sygnał przesyłany magistralą może być odbierany przez wiele urządzeń

Bardziej szczegółowo

Układy czasowo-licznikowe w systemach mikroprocesorowych

Układy czasowo-licznikowe w systemach mikroprocesorowych Układy czasowo-licznikowe w systemach mikroprocesorowych 1 W każdym systemie mikroprocesorowym znajduje zastosowanie układ czasowy lub układ licznikowy Liczba liczników stosowanych w systemie i ich długość

Bardziej szczegółowo

Kurs Elektroniki. Część 5 - Mikrokontrolery. www.knr.meil.pw.edu.pl 1/26

Kurs Elektroniki. Część 5 - Mikrokontrolery. www.knr.meil.pw.edu.pl 1/26 Kurs Elektroniki Część 5 - Mikrokontrolery. www.knr.meil.pw.edu.pl 1/26 Mikrokontroler - autonomiczny i użyteczny system mikroprocesorowy, który do swego działania wymaga minimalnej liczby elementów dodatkowych.

Bardziej szczegółowo

Budowa i zasada działania komputera. dr Artur Bartoszewski

Budowa i zasada działania komputera. dr Artur Bartoszewski Budowa i zasada działania komputera 1 dr Artur Bartoszewski Jednostka arytmetyczno-logiczna 2 Pojęcie systemu mikroprocesorowego Układ cyfrowy: Układy cyfrowe służą do przetwarzania informacji. Do układu

Bardziej szczegółowo

Systemy wbudowane Mikrokontrolery

Systemy wbudowane Mikrokontrolery Systemy wbudowane Mikrokontrolery Budowa i cechy mikrokontrolerów Architektura mikrokontrolerów rodziny AVR 1 Czym jest mikrokontroler? Mikrokontroler jest systemem komputerowym implementowanym w pojedynczym

Bardziej szczegółowo

Mikroprocesor Operacje wejścia / wyjścia

Mikroprocesor Operacje wejścia / wyjścia Definicja Mikroprocesor Operacje wejścia / wyjścia Opracował: Andrzej Nowak Bibliografia: Urządzenia techniki komputerowej, K. Wojtuszkiewicz Operacjami wejścia/wyjścia nazywamy całokształt działań potrzebnych

Bardziej szczegółowo

Wybrane bloki i magistrale komputerów osobistych (PC) Opracował: Grzegorz Cygan 2010 r. CEZ Stalowa Wola

Wybrane bloki i magistrale komputerów osobistych (PC) Opracował: Grzegorz Cygan 2010 r. CEZ Stalowa Wola Wybrane bloki i magistrale komputerów osobistych (PC) Opracował: Grzegorz Cygan 2010 r. CEZ Stalowa Wola Ogólny schemat komputera Jak widać wszystkie bloki (CPU, RAM oraz I/O) dołączone są do wspólnych

Bardziej szczegółowo

Systemy wbudowane. Paweł Pełczyński ppelczynski@swspiz.pl

Systemy wbudowane. Paweł Pełczyński ppelczynski@swspiz.pl Systemy wbudowane Paweł Pełczyński ppelczynski@swspiz.pl 1 Program przedmiotu Wprowadzenie definicja, zastosowania, projektowanie systemów wbudowanych Mikrokontrolery AVR Programowanie mikrokontrolerów

Bardziej szczegółowo

MIKROPROCESORY architektura i programowanie

MIKROPROCESORY architektura i programowanie Struktura portów (CISC) Port to grupa (zwykle 8) linii wejścia/wyjścia mikrokontrolera o podobnych cechach i funkcjach Większość linii we/wy może pełnić dwie lub trzy rozmaite funkcje. Struktura portu

Bardziej szczegółowo

Komputer IBM PC niezależnie od modelu składa się z: Jednostki centralnej czyli właściwego komputera Monitora Klawiatury

Komputer IBM PC niezależnie od modelu składa się z: Jednostki centralnej czyli właściwego komputera Monitora Klawiatury 1976 r. Apple PC Personal Computer 1981 r. pierwszy IBM PC Komputer jest wart tyle, ile wart jest człowiek, który go wykorzystuje... Hardware sprzęt Software oprogramowanie Komputer IBM PC niezależnie

Bardziej szczegółowo

Struktura i działanie jednostki centralnej

Struktura i działanie jednostki centralnej Struktura i działanie jednostki centralnej ALU Jednostka sterująca Rejestry Zadania procesora: Pobieranie rozkazów; Interpretowanie rozkazów; Pobieranie danych Przetwarzanie danych Zapisywanie danych magistrala

Bardziej szczegółowo

1.2 Schemat blokowy oraz opis sygnałów wejściowych i wyjściowych

1.2 Schemat blokowy oraz opis sygnałów wejściowych i wyjściowych Dodatek A Wyświetlacz LCD. Przeznaczenie i ogólna charakterystyka Wyświetlacz ciekłokrystaliczny HY-62F4 zastosowany w ćwiczeniu jest wyświetlaczem matrycowym zawierającym moduł kontrolera i układ wykonawczy

Bardziej szczegółowo

Struktura i funkcjonowanie komputera pamięć komputerowa, hierarchia pamięci pamięć podręczna. System operacyjny. Zarządzanie procesami

Struktura i funkcjonowanie komputera pamięć komputerowa, hierarchia pamięci pamięć podręczna. System operacyjny. Zarządzanie procesami Rok akademicki 2015/2016, Wykład nr 6 2/21 Plan wykładu nr 6 Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia niestacjonarne I stopnia Rok akademicki 2015/2016

Bardziej szczegółowo

Wbudowane układy peryferyjne cz. 3 Wykład 9

Wbudowane układy peryferyjne cz. 3 Wykład 9 Wbudowane układy peryferyjne cz. 3 Wykład 9 Komparator analogowy Komparator analogowy 2 Komparator analogowy Pozwala porównać napięcia na wejściu dodatnim i ujemnym Przerwanie może być wywołane obniżeniem

Bardziej szczegółowo

Generator przebiegów pomiarowych Ex-GPP2

Generator przebiegów pomiarowych Ex-GPP2 Generator przebiegów pomiarowych Ex-GPP2 Przeznaczenie Generator przebiegów pomiarowych GPP2 jest programowalnym sześciokanałowym generatorem napięć i prądów, przeznaczonym do celów pomiarowych i diagnostycznych.

Bardziej szczegółowo

PAMIĘCI. Część 1. Przygotował: Ryszard Kijanka

PAMIĘCI. Część 1. Przygotował: Ryszard Kijanka PAMIĘCI Część 1 Przygotował: Ryszard Kijanka WSTĘP Pamięci półprzewodnikowe są jednym z kluczowych elementów systemów cyfrowych. Służą do przechowywania informacji w postaci cyfrowej. Liczba informacji,

Bardziej szczegółowo

Architektura Systemów Komputerowych. Bezpośredni dostęp do pamięci Realizacja zależności czasowych

Architektura Systemów Komputerowych. Bezpośredni dostęp do pamięci Realizacja zależności czasowych Architektura Systemów Komputerowych Bezpośredni dostęp do pamięci Realizacja zależności czasowych 1 Bezpośredni dostęp do pamięci Bezpośredni dostęp do pamięci (ang: direct memory access - DMA) to transfer

Bardziej szczegółowo

dokument DOK 02-05-12 wersja 1.0 www.arskam.com

dokument DOK 02-05-12 wersja 1.0 www.arskam.com ARS3-RA v.1.0 mikro kod sterownika 8 Linii I/O ze zdalną transmisją kanałem radiowym lub poprzez port UART. Kod przeznaczony dla sprzętu opartego o projekt referencyjny DOK 01-05-12. Opis programowania

Bardziej szczegółowo

Architektura Systemów Komputerowych 2

Architektura Systemów Komputerowych 2 Architektura Systemów Komputerowych 2 Pytania egzaminacyjne z części pisemnej mgr inż. Leszek Ciopiński Wykład I 1. Historia i ewolucja architektur komputerowych 1.1. Czy komputer Z3 jest zgodny z maszyną

Bardziej szczegółowo

CYKL ROZKAZOWY = 1 lub 2(4) cykle maszynowe

CYKL ROZKAZOWY = 1 lub 2(4) cykle maszynowe MIKROKONTROLER RODZINY MCS 5 Cykl rozkazowy mikrokontrolera rodziny MCS 5 Mikroprocesory rodziny MCS 5 zawierają wewnętrzny generator sygnałów zegarowych ustalający czas trwania cyklu zegarowego Częstotliwość

Bardziej szczegółowo

start Program mikroprocesorowego miernika mocy generowanej $crystal = deklaracja

start Program mikroprocesorowego miernika mocy generowanej $crystal = deklaracja ----------------------------start---------------------------- Program mikroprocesorowego miernika mocy generowanej $crystal = 8000000 deklaracja częstotliwości kwarcu taktującego uc $regfile "m8def.dat"

Bardziej szczegółowo

Modułowy programowalny przekaźnik czasowy firmy Aniro.

Modułowy programowalny przekaźnik czasowy firmy Aniro. Modułowy programowalny przekaźnik czasowy firmy Aniro. Rynek sterowników programowalnych Sterowniki programowalne PLC od wielu lat są podstawowymi systemami stosowanymi w praktyce przemysłowej i stały

Bardziej szczegółowo

Technika Mikroprocesorowa

Technika Mikroprocesorowa Technika Mikroprocesorowa Dariusz Makowski Katedra Mikroelektroniki i Technik Informatycznych tel. 631 2648 dmakow@dmcs.pl http://neo.dmcs.p.lodz.pl/tm 1 System mikroprocesorowy? (1) Magistrala adresowa

Bardziej szczegółowo

Przetworniki analogowo-cyfrowe (A/C)

Przetworniki analogowo-cyfrowe (A/C) Przetworniki analogowo-cyfrowe (A/C) Przetworniki analogowo-cyfrowe to urządzenia, przetwarzające ciągły analogowy sygnał wejściowy jedno wejście na odpowiadający mu dyskretny cyfrowy sygnał wyjściowy

Bardziej szczegółowo

Wprowadzenie. Dariusz Wawrzyniak. Miejsce, rola i zadania systemu operacyjnego w oprogramowaniu komputera

Wprowadzenie. Dariusz Wawrzyniak. Miejsce, rola i zadania systemu operacyjnego w oprogramowaniu komputera Dariusz Wawrzyniak Plan wykładu Definicja, miejsce, rola i zadania systemu operacyjnego Klasyfikacja systemów operacyjnych Zasada działania systemu operacyjnego (2) Miejsce, rola i zadania systemu operacyjnego

Bardziej szczegółowo

Programowanie w językach asemblera i C

Programowanie w językach asemblera i C Programowanie w językach asemblera i C Mariusz NOWAK Programowanie w językach asemblera i C (1) 1 Dodawanie dwóch liczb - program Napisać program, który zsumuje dwie liczby. Wynik dodawania należy wysłać

Bardziej szczegółowo

Przetworniki cyfrowo analogowe oraz analogowo - cyfrowe

Przetworniki cyfrowo analogowe oraz analogowo - cyfrowe Przetworniki cyfrowo analogowe oraz analogowo - cyfrowe Przetworniki cyfrowo / analogowe W cyfrowych systemach pomiarowych często zachodzi konieczność zmiany sygnału cyfrowego na analogowy, np. w celu

Bardziej szczegółowo

Architektura komputera. Cezary Bolek. Uniwersytet Łódzki. Wydział Zarządzania. Katedra Informatyki. System komputerowy

Architektura komputera. Cezary Bolek. Uniwersytet Łódzki. Wydział Zarządzania. Katedra Informatyki. System komputerowy Wstęp do informatyki Architektura komputera Cezary Bolek cbolek@ki.uni.lodz.pl Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki System komputerowy systemowa (System Bus) Pamięć operacyjna ROM,

Bardziej szczegółowo

Układ sterowania, magistrale i organizacja pamięci. Dariusz Chaberski

Układ sterowania, magistrale i organizacja pamięci. Dariusz Chaberski Układ sterowania, magistrale i organizacja pamięci Dariusz Chaberski Jednostka centralna szyna sygnałow sterowania sygnały sterujące układ sterowania sygnały stanu wewnętrzna szyna danych układ wykonawczy

Bardziej szczegółowo

3.2. Zegar/kalendarz z pamięcią statyczną RAM 256 x 8

3.2. Zegar/kalendarz z pamięcią statyczną RAM 256 x 8 3.2. Zegar/kalendarz z pamięcią statyczną RAM 256 x 8 Układ PCF 8583 jest pobierającą małą moc, 2048 bitową statyczną pamięcią CMOS RAM o organizacji 256 x 8 bitów. Adresy i dane są przesyłane szeregowo

Bardziej szczegółowo

Adresowanie obiektów. Adresowanie bitów. Adresowanie bajtów i słów. Adresowanie bajtów i słów. Adresowanie timerów i liczników. Adresowanie timerów

Adresowanie obiektów. Adresowanie bitów. Adresowanie bajtów i słów. Adresowanie bajtów i słów. Adresowanie timerów i liczników. Adresowanie timerów Adresowanie obiektów Bit - stan pojedynczego sygnału - wejście lub wyjście dyskretne, bit pamięci Bajt - 8 bitów - wartość od -128 do +127 Słowo - 16 bitów - wartość od -32768 do 32767 -wejście lub wyjście

Bardziej szczegółowo

STM32Butterfly2. Zestaw uruchomieniowy dla mikrokontrolerów STM32F107

STM32Butterfly2. Zestaw uruchomieniowy dla mikrokontrolerów STM32F107 Zestaw uruchomieniowy dla mikrokontrolerów STM32F107 STM32Butterfly2 Zestaw STM32Butterfly2 jest platformą sprzętową pozwalającą poznać i przetestować możliwości mikrokontrolerów z rodziny STM32 Connectivity

Bardziej szczegółowo

Twardy dysk. -urządzenie pamięci masowej

Twardy dysk. -urządzenie pamięci masowej Twardy dysk -urządzenie pamięci masowej Podstawowe wiadomości: Dysk twardy jeden z typów urządzeń pamięci masowej wykorzystujących nośnik magnetyczny do przechowywania danych. Nazwa "dysk twardy" (hard

Bardziej szczegółowo

Sprawozdanie z projektu MARM. Część druga Specyfikacja końcowa. Prowadzący: dr. Mariusz Suchenek. Autor: Dawid Kołcz. Data: r.

Sprawozdanie z projektu MARM. Część druga Specyfikacja końcowa. Prowadzący: dr. Mariusz Suchenek. Autor: Dawid Kołcz. Data: r. Sprawozdanie z projektu MARM Część druga Specyfikacja końcowa Prowadzący: dr. Mariusz Suchenek Autor: Dawid Kołcz Data: 01.02.16r. 1. Temat pracy: Układ diagnozujący układ tworzony jako praca magisterska.

Bardziej szczegółowo

Enkoder magnetyczny AS5040.

Enkoder magnetyczny AS5040. Enkoder magnetyczny AS5040. Edgar Ostrowski Jan Kędzierski www.konar.ict.pwr.wroc.pl Wrocław, 28.01.2007 1 Spis treści 1 Wstęp... 3 2 Opis wyjść... 4 3 Tryby pracy... 4 3.1 Tryb wyjść kwadraturowych...

Bardziej szczegółowo

2.1 Porównanie procesorów

2.1 Porównanie procesorów 1 Wstęp...1 2 Charakterystyka procesorów...1 2.1 Porównanie procesorów...1 2.2 Wejścia analogowe...1 2.3 Termometry cyfrowe...1 2.4 Wyjścia PWM...1 2.5 Odbiornik RC5...1 2.6 Licznik / Miernik...1 2.7 Generator...2

Bardziej szczegółowo

Szkolenia specjalistyczne

Szkolenia specjalistyczne Szkolenia specjalistyczne AGENDA Programowanie mikrokontrolerów w języku C na przykładzie STM32F103ZE z rdzeniem Cortex-M3 GRYFTEC Embedded Systems ul. Niedziałkowskiego 24 71-410 Szczecin info@gryftec.com

Bardziej szczegółowo

Ćwiczenie 5 Zegar czasu rzeczywistego na mikrokontrolerze AT90S8515

Ćwiczenie 5 Zegar czasu rzeczywistego na mikrokontrolerze AT90S8515 Laboratorium Techniki Mikroprocesorowej Informatyka studia dzienne Ćwiczenie 5 Zegar czasu rzeczywistego na mikrokontrolerze AT90S8515 Cel ćwiczenia Celem ćwiczenia jest poznanie możliwości nowoczesnych

Bardziej szczegółowo

MCAR Robot mobilny z procesorem AVR Atmega32

MCAR Robot mobilny z procesorem AVR Atmega32 MCAR Robot mobilny z procesorem AVR Atmega32 Opis techniczny Jakub Kuryło kl. III Ti Zespół Szkół Zawodowych nr. 1 Ul. Tysiąclecia 3, 08-530 Dęblin e-mail: jkurylo92@gmail.com 1 Spis treści 1. Wstęp..

Bardziej szczegółowo

LICZNIKI PODZIAŁ I PARAMETRY

LICZNIKI PODZIAŁ I PARAMETRY LICZNIKI PODZIAŁ I PARAMETRY Licznik jest układem służącym do zliczania impulsów zerojedynkowych oraz zapamiętywania ich liczby. Zależnie od liczby n przerzutników wchodzących w skład licznika pojemność

Bardziej szczegółowo

Wstęp do informatyki. System komputerowy. Magistrala systemowa. Architektura komputera. Cezary Bolek

Wstęp do informatyki. System komputerowy. Magistrala systemowa. Architektura komputera. Cezary Bolek Wstęp do informatyki Architektura komputera Cezary Bolek cbolek@ki.uni.lodz.pl Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki System komputerowy systemowa (System Bus) Pamięć operacyjna ROM,

Bardziej szczegółowo

Zagadnienia zaliczeniowe z przedmiotu Układy i systemy mikroprocesorowe elektronika i telekomunikacja, stacjonarne zawodowe

Zagadnienia zaliczeniowe z przedmiotu Układy i systemy mikroprocesorowe elektronika i telekomunikacja, stacjonarne zawodowe Zagadnienia zaliczeniowe z przedmiotu Układy i systemy mikroprocesorowe elektronika i telekomunikacja, stacjonarne zawodowe System mikroprocesorowy 1. Przedstaw schemat blokowy systemu mikroprocesorowego.

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Tydzień 10 Pamięć zewnętrzna Dysk magnetyczny Podstawowe urządzenie pamięci zewnętrznej. Dane zapisywane i odczytywane przy użyciu głowicy magnetycznej (cewki). Dane zapisywane

Bardziej szczegółowo

(57) Tester dynamiczny współpracujący z jednej strony (13) B1 (12) OPIS PATENTOWY (19) PL (11) PL B1. (54) Tester dynamiczny

(57) Tester dynamiczny współpracujący z jednej strony (13) B1 (12) OPIS PATENTOWY (19) PL (11) PL B1. (54) Tester dynamiczny RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 166151 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia: 2 9 0 5 8 3 (22) Data zgłoszenia: 06.06.1991 (51) IntCl5: G01R 31/28

Bardziej szczegółowo

PRZERZUTNIKI: 1. Należą do grupy bloków sekwencyjnych, 2. podstawowe układy pamiętające

PRZERZUTNIKI: 1. Należą do grupy bloków sekwencyjnych, 2. podstawowe układy pamiętające PRZERZUTNIKI: 1. Należą do grupy bloków sekwencyjnych, 2. podstawowe układy pamiętające Zapamiętywanie wartości wybranych zmiennych binarnych, jak również sekwencji tych wartości odbywa się w układach

Bardziej szczegółowo

1. Cel ćwiczenia. 2. Podłączenia urządzeń zewnętrznych w sterowniku VersaMax Micro

1. Cel ćwiczenia. 2. Podłączenia urządzeń zewnętrznych w sterowniku VersaMax Micro 1. Cel ćwiczenia Celem ćwiczenia jest zaprojektowanie sterowania układem pozycjonowania z wykorzystaniem sterownika VersaMax Micro oraz silnika krokowego. Do algorytmu pozycjonowania wykorzystać licznik

Bardziej szczegółowo

Licznik prędkości LP100 rev. 2.48

Licznik prędkości LP100 rev. 2.48 Licznik prędkości LP100 rev. 2.48 Instrukcja obsługi programu PPH WObit mgr inż. Witold Ober 61-474 Poznań, ul. Gruszkowa 4 tel.061/8350-620, -800 fax. 061/8350704 e-mail: wobit@wobit.com.pl Instrukcja

Bardziej szczegółowo

1. Poznanie właściwości i zasady działania rejestrów przesuwnych. 2. Poznanie właściwości i zasady działania liczników pierścieniowych.

1. Poznanie właściwości i zasady działania rejestrów przesuwnych. 2. Poznanie właściwości i zasady działania liczników pierścieniowych. Ćwiczenie 9 Rejestry przesuwne i liczniki pierścieniowe. Cel. Poznanie właściwości i zasady działania rejestrów przesuwnych.. Poznanie właściwości i zasady działania liczników pierścieniowych. Wprowadzenie.

Bardziej szczegółowo

Architektura mikroprocesorów TEO 2009/2010

Architektura mikroprocesorów TEO 2009/2010 Architektura mikroprocesorów TEO 2009/2010 Plan wykładów Wykład 1: - Wstęp. Klasyfikacje mikroprocesorów Wykład 2: - Mikrokontrolery 8-bit: AVR, PIC Wykład 3: - Mikrokontrolery 8-bit: 8051, ST7 Wykład

Bardziej szczegółowo

Opis czytnika TRD-FLAT CLASSIC ver. 1.1. Naścienny czytnik transponderów UNIQUE w płaskiej obudowie

Opis czytnika TRD-FLAT CLASSIC ver. 1.1. Naścienny czytnik transponderów UNIQUE w płaskiej obudowie TRD-FLAT CLASSIC Naścienny czytnik transponderów UNIQUE w płaskiej obudowie Podstawowe cechy : zasilanie od 3V do 6V 4 formaty danych wyjściowych POWER LED w kolorze żółtym czerwono-zielony READY LED sterowany

Bardziej szczegółowo

Magistrala systemowa (System Bus)

Magistrala systemowa (System Bus) Cezary Bolek cbolek@ki.uni.lodz.pl Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki systemowa (System Bus) Pamięć operacyjna ROM, RAM Jednostka centralna Układy we/wy In/Out Wstęp do Informatyki

Bardziej szczegółowo

Wyjścia analogowe w sterownikach, regulatorach

Wyjścia analogowe w sterownikach, regulatorach Wyjścia analogowe w sterownikach, regulatorach 1 Sygnały wejściowe/wyjściowe w sterowniku PLC Izolacja galwaniczna obwodów sterownika Zasilanie sterownika Elementy sygnalizacyjne Wejścia logiczne (dwustanowe)

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Wykład 3 Jan Kazimirski 1 Podstawowe elementy komputera. Procesor (CPU) 2 Plan wykładu Podstawowe komponenty komputera Procesor CPU Cykl rozkazowy Typy instrukcji Stos Tryby adresowania

Bardziej szczegółowo

dwójkę liczącą Licznikiem Podział liczników:

dwójkę liczącą Licznikiem Podział liczników: 1. Dwójka licząca Przerzutnik typu D łatwo jest przekształcić w przerzutnik typu T i zrealizować dzielnik modulo 2 - tzw. dwójkę liczącą. W tym celu wystarczy połączyć wyjście zanegowane Q z wejściem D.

Bardziej szczegółowo

MultiTool instrukcja użytkownika 2010 SFAR

MultiTool instrukcja użytkownika 2010 SFAR MultiTool instrukcja użytkownika 2010 SFAR Tytuł dokumentu: MultiTool instrukcja użytkownika Wersja dokumentu: V1.0 Data: 21.06.2010 Wersja urządzenia którego dotyczy dokumentacja: MultiTool ver. 1.00

Bardziej szczegółowo

Organizacja pamięci VRAM monitora znakowego. 1. Tryb pracy automatycznej

Organizacja pamięci VRAM monitora znakowego. 1. Tryb pracy automatycznej Struktura stanowiska laboratoryjnego Na rysunku 1.1 pokazano strukturę stanowiska laboratoryjnego Z80 z interfejsem częstościomierza- czasomierz PFL 21/22. Rys.1.1. Struktura stanowiska. Interfejs częstościomierza

Bardziej szczegółowo

Opis funkcjonalny i architektura. Modu³ sterownika mikroprocesorowego KM535

Opis funkcjonalny i architektura. Modu³ sterownika mikroprocesorowego KM535 Opis funkcjonalny i architektura Modu³ sterownika mikroprocesorowego KM535 Modu³ KM535 jest uniwersalnym systemem mikroprocesorowym do pracy we wszelkiego rodzaju systemach steruj¹cych. Zastosowanie modu³u

Bardziej szczegółowo

HC541 8-bitowy bufor jednokierunkowy HC245 8-bitowy bufor dwukierunkowy HC244 dwa 4-bitowe bufory jednokierunkowe

HC541 8-bitowy bufor jednokierunkowy HC245 8-bitowy bufor dwukierunkowy HC244 dwa 4-bitowe bufory jednokierunkowe Bufory (BUFFER) Bufory stosuje się po to by: - zwiększyć obciążalność magistrali - chronić układ wysokiej skali integracji - sterować przepływem danych HC541 8-bitowy bufor jednokierunkowy HC245 8-bitowy

Bardziej szczegółowo

LABORATORIUM. TIMERY w mikrokontrolerach Atmega16-32

LABORATORIUM. TIMERY w mikrokontrolerach Atmega16-32 Zachodniopomorski Uniwersytet Technologiczny WYDZIAŁ ELEKTRYCZNY Katedra Inżynierii Systemów, Sygnałów i Elektroniki LABORATORIUM TECHNIKA MIKROPROCESOROWA TIMERY w mikrokontrolerach Atmega16-32 Opracował:

Bardziej szczegółowo

4. Karta modułu Slave

4. Karta modułu Slave sygnały na magistralę. Można wyróżnić trzy typy układów scalonych takie jak bramki o otwartym kolektorze wyjściowym, bramki trójstanowe i bramki o przeciwsobnym wzmacniaczu wyjściowym. Obciążalność prądową

Bardziej szczegółowo

Obsługa przetwornika ADC na mikrokontrolerze ATmega8 CEZARY KLIMASZ OBSŁUGA PRZETWORNIKA ADC NA MIKROKONTROLERZE ATMEGA8

Obsługa przetwornika ADC na mikrokontrolerze ATmega8 CEZARY KLIMASZ OBSŁUGA PRZETWORNIKA ADC NA MIKROKONTROLERZE ATMEGA8 OBSŁUGA PRZETWORNIKA ADC NA MIKROKONTROLERZE ATMEGA8 Opracowanie zawiera treści różnych publikacji takich jak: książki, datasheety, strony internetowe Cezary Klimasz Kraków 2008 1 Spis treści 1. Wprowadzenie...

Bardziej szczegółowo

Konfigurator Modbus. Instrukcja obsługi programu Konfigurator Modbus. wyprodukowano dla

Konfigurator Modbus. Instrukcja obsługi programu Konfigurator Modbus. wyprodukowano dla Wersja 1.1 29.04.2013 wyprodukowano dla 1. Instalacja oprogramowania 1.1. Wymagania systemowe Wspierane systemy operacyjne (zarówno w wersji 32 i 64 bitowej): Windows XP Windows Vista Windows 7 Windows

Bardziej szczegółowo

Teoria przetwarzania A/C i C/A.

Teoria przetwarzania A/C i C/A. Teoria przetwarzania A/C i C/A. Autor: Bartłomiej Gorczyński Cyfrowe metody przetwarzania sygnałów polegają na przetworzeniu badanego sygnału analogowego w sygnał cyfrowy reprezentowany ciągiem słów binarnych

Bardziej szczegółowo

Urządzenia zewnętrzne

Urządzenia zewnętrzne Urządzenia zewnętrzne SZYNA ADRESOWA SZYNA DANYCH SZYNA STEROWANIA ZEGAR PROCESOR PAMIĘC UKŁADY WE/WY Centralna jednostka przetw arzająca (CPU) DANE PROGRAMY WYNIKI... URZ. ZEWN. MO NITORY, DRUKARKI, CZYTNIKI,...

Bardziej szczegółowo

Arduino dla początkujących. Kolejny krok Autor: Simon Monk. Spis treści

Arduino dla początkujących. Kolejny krok Autor: Simon Monk. Spis treści Arduino dla początkujących. Kolejny krok Autor: Simon Monk Spis treści O autorze Podziękowania Wstęp o Pobieranie przykładów o Czego będę potrzebował? o Korzystanie z tej książki Rozdział 1. Programowanie

Bardziej szczegółowo

WFiIS CEL ĆWICZENIA WSTĘP TEORETYCZNY

WFiIS CEL ĆWICZENIA WSTĘP TEORETYCZNY WFiIS LABORATORIUM Z ELEKTRONIKI Imię i nazwisko: 1. 2. TEMAT: ROK GRUPA ZESPÓŁ NR ĆWICZENIA Data wykonania: Data oddania: Zwrot do poprawy: Data oddania: Data zliczenia: OCENA CEL ĆWICZENIA Ćwiczenie

Bardziej szczegółowo

Wstęp do informatyki. Interfejsy, urządzenia we/wy i komunikacja. Linie magistrali

Wstęp do informatyki. Interfejsy, urządzenia we/wy i komunikacja. Linie magistrali Wstęp doinformatyki Architektura interfejsów Interfejsy, urządzenia we/wy i komunikacja Dr inż. Ignacy Pardyka Akademia Świętokrzyska Kielce, 2001 Slajd 1 Slajd 2 Magistrala Linie magistrali Sterowanie

Bardziej szczegółowo

Klasyfikacja metod przetwarzania analogowo cyfrowego (A/C, A/D)

Klasyfikacja metod przetwarzania analogowo cyfrowego (A/C, A/D) Klasyfikacja metod przetwarzania analogowo cyfrowego (A/C, A/D) Metody pośrednie Metody bezpośrednie czasowa częstotliwościowa kompensacyjna bezpośredniego porównania prosta z podwójnym całkowaniem z potrójnym

Bardziej szczegółowo

Sygnały DRQ i DACK jednego kanału zostały użyte do połączenia kaskadowego obydwu sterowników.

Sygnały DRQ i DACK jednego kanału zostały użyte do połączenia kaskadowego obydwu sterowników. Płyty główne Opracował: Andrzej Nowak Bibliografia: Urządzenia techniki komputerowej, K. Wojtuszkiewicz Układ DMA Układ DMA zawiera dwa sterowniki przerwań 8237A połączone kaskadowo. Każdy sterownik 8237A

Bardziej szczegółowo

Wykład 14. Zagadnienia związane z systemem IO

Wykład 14. Zagadnienia związane z systemem IO Wykład 14 Zagadnienia związane z systemem IO Wprowadzenie Urządzenia I/O zróżnicowane ze względu na Zachowanie: wejście, wyjście, magazynowanie Partnera: człowiek lub maszyna Szybkość transferu: bajty

Bardziej szczegółowo

Jacek Szlachciak. Urządzenia wirtualne systemu wieloparametrycznego

Jacek Szlachciak. Urządzenia wirtualne systemu wieloparametrycznego Jacek Szlachciak Urządzenia wirtualne systemu wieloparametrycznego Warszawa, 2009 1 1. Spektrometryczny przetwornik analogowo-cyfrowy (spectroscopy ADC) - wzmocnienie sygnału wejściowego (Conversion Gain

Bardziej szczegółowo