Materiały do wykładu. 8.ArchitekturaPower. Marcin Peczarski. Instytut Informatyki Uniwersytet Warszawski

Wielkość: px
Rozpocząć pokaz od strony:

Download "Materiały do wykładu. 8.ArchitekturaPower. Marcin Peczarski. Instytut Informatyki Uniwersytet Warszawski"

Transkrypt

1 Materiały do wykładu 8.ArchitekturaPower Marcin Peczarski Instytut Informatyki Uniwersytet Warszawski 27maja2014

2 Narodziny konsorcjum AIM Apple komputery Macintosh z procesorami serii IBM procesor POWER(Performance Optimization With Enhanced RISC) superskalarny prawie RISC Motorola wtedy główny konkurent Intela, bardzo popularne CISC serii i niezbyt popularne RISC serii PPC = PowerPC = Power Performance Computing

3 Rozwój POWER bitowyPPC PPC603, bitowyPPC PPC750 PowerMacintoshG PPC7400 obliczeniawektorowe 2005 PPC 970, dwurdzeniowy 64-bitowy POWER POWER POWER POWER8,12rdzeni,ponad4mldtranzystorów,22nmSOI

4 Najważniejsze zastosowania 8.3 Macintosh( ) AS/400,Systemi,Systemp Blade Center komputery modułowe Superkomputery Blue Gene Konsole do gier: PlayStation 3, Nintendo Wii, Xbox 360 Urządzenia sieciowe Systemy wbudowane(ang. embedded)

5 Konsorcjum Apple-IBM-Motorola rozpadło się. Obecnie 8.4 Motorola sprzedała dział mikroprocesorów firmie Freescale. Apple montuje w Macintoshach procesory Intela. Power.org:IBM,Freescale,... OpenPOWER Consortium: IBM, Google, Nvidia, Altera, Samsung,... Jedna popularniejszych architektur RISC

6 Jugene 8.5

7 Power Instruction Set Architecture Wersja 2.03 e200,e500,e700 Freescale PPC405,440,460,970,POWER5 IBM CellPPE IBM Wersja 2.05, POWER6 Wersja 2.06, POWER7 Wersja 2.07, POWER8 Power ISA(1) 8.6

8 Power ISA(2) 8.7

9 Power ISA(3) 8.8

10 Power ISA(4) 8.9

11 Power ISA(5) 8.10

12 Power ISA(6) 8.11 Book I Power ISA User Instruction Set Architecture Book II Power ISA Virtual Enviroment Architecture Book III-S Power ISA Operating Environment Architecture Server Environment Book III-E Power ISA Operating Environment Architecture Embedded Book VLE Power ISA Operating Enviroment Architecture Variable Length Encoding(VLE) Environment

13 Kolejność bajtów i bitów 8.12 Procesor uruchamia się w trybie grubokońcówkowym (ang. big-endian). Większość modeli obsługuje też tryb cienkokońcówkowy (ang. little-endian). Kolejność bajtów określa odpowiedni bit w MSR(machine state register), osobno dla trybu użytkownika i nadzorcy. Niektóre wersje procesorów dla systemów wbudowanych posiadają osobny bit kolejności bajtów dla każdej strony pamięci. Bity numerowane są od najbardziej do najmniej znaczącego. MSB manumer0.

14 Rejestry widziane przez użytkownika(1) 8.13 R0-R31 64-bitowe rejestry ogólnego przeznaczenia R0wwieluinstrukcjachoznacza0. R1 jest często używany jako wskaźnik stosu. CR 32-bitowy rejestr warunków(znaczników, predykatów) CTR 64-bitowy licznik sterujący pętlą lub adres rozgałęzienia warunkowego LR 64-bitowy rejestr powiązania, adres powrotu z procedury XER 32-bitowy rejestr wyjątków operacji stałopozycyjnych, bity nadmiaru, bit przeniesienia CA, licznik dla operacji łańcuchowych

15 Rejestry widziane przez użytkownika(2) 8.14 FPR0-FPR31 64-bitowe rejestry zmiennopozycyjne FPSCR 32-bitowy rejestr stanu i sterowania jednostki zmiennopozycyjnej VR0-VR bitowe rejestry wektorowe VSCR 32-bitowy rejestr stanu i sterowania jednostki wektorowej VRSAVE 32-bitowy rejestr opisujący używane przez aplikację rejestry wektorowe

16 Tryby adresowania(1) 8.15 Instrukcje przesłania z i do pamięci(ea effective address) rej. pośredni z przesunięciem EA:= RA + signext(d) rej. pośr. z preink./predekr. EA:= RA:= RA + signext(d) indeksowy EA:=RA+RB indeksowyzpreinkrementacją EA:=RA:=RA+RB Instrukcje rozgałęziania(pc program counter) bezwzględny PC:= adres względny PC:= PC + signext(d) rejestrowypośredni PC:=LR/PC:=CTR Operacje stałoprzecinkowe rejestrowy natychmiastowy RA stała

17 Tryby adresowania(2) 8.16 Operacje zmiennoprzecinkowe rejestrowy Operacje wektorowe rejestrowy FPRA VRA

18 Instrukcje 8.17 Bogaty zestaw instrukcji, ale dobrze przemyślany. Zbiór instrukcji podzielony na kategorie poszczególne modele implementują wybrane kategorie. 32-bitowe kody instrukcji, wyrównywane do granicy 4 bajtów 20 formatów instrukcji Dwuetapowe sterowanie rozgałęzieniami programu Wiele instrukcji posiada dwie wersje: modyfikująca rejestr CR zgodnie z wynikiem operacji mnemonik zkropką, niemodyfikująca rejestru CR mnemonik bez kropki.

19 Instrukcje sterujące rozgałęzieniami(1) 8.18 Rozgałęzienia bezwarunkowe b addr ;PC:=PC+signext(addr*4) ba addr ;PC:=signext(addr*4) bl addr ;LR:=PC+4 ;PC:=PC+signext(addr*4) bla addr ;LR:=PC+4 ;PC:=signext(addr*4) Rozgałęzienia warunkowe; pola BO, BI opisują sposób użycia rejestrów CR, CRT oraz zawierają wskazówkę dla predykcji skoków. bc BO, BI, addr bca BO, BI, addr bcl BO, BI, addr bcla BO,BI,addr

20 Instrukcje sterujące rozgałęzieniami(2) 8.19 Rozgałęzienia warunkowe; pole BH zawiera wskazówkę co do adresu, pod który następuje skok. bclr BO,BI,BH ;PC:=LRand b bclrl BO,BI,BH ;tmp:=lrand b ;LR:=PC+4 ;PC:=tmp bcctr BO,BI,BH ;PC:=CTRand b bcctrl BO,BI,BH ;LR:=PC+4 ;PC:=CTRand b Nie ma instrukcji wołania i powrotu z procedury. Czy rzeczywiście?

21 Podwójne słowo(64 bity) ld RT,D(RA) ldu RT,D(RA) Instrukcje przesłania z pamięci(1) 8.20 ;RT:=[RA+signext(D)] ;RA:=RA+signext(D) ;RT:=[RA] ldx RT,RA,RB ;RT:=[RA+RB] ldux RT,RA,RB ;RA:=RA+RB ;RT:=[RA] Słowo(32bity) lwz RT, D(RA) lwzu RT, D(RA) lwzx RT,RA,RB lwzux RT,RA,RB lwa RT, D(RA) lwax RT,RA,RB lwaux RT,RA,RB ; RT:= zeroext([ra + signext(d)]) ; RT:= signext([ra + signext(d)])

22 Półsłowo(16 bitów) lhz RT, D(RA) lhzu RT, D(RA) lhzx RT,RA,RB lhzux RT,RA,RB lha RT, D(RA) lhau RT, D(RA) lhax RT,RA,RB lhaux RT,RA,RB Bajt(8bitów) lbz RT, D(RA) lbzu RT, D(RA) lbzx RT,RA,RB lbzux RT,RA,RB Instrukcje przesłania z pamięci(2) 8.20

23 Instrukcje przesłania z pamięci(3) 8.22 Ze zmianą kolejności bajtów lhbrx RT,RA,RB lwbrx RT,RA,RB Ciągsłów lmw RT, D(RA) lswi RT,RA,NB lswx RT,RA,RB

24 Instrukcje przesłania do pamięci(1) 8.23 Podwójne słowo(64 bity) std RS, D(RA) stdu RS,D(RA) ;[RA + signext(d)]:= RS ;RA:=RA+signext(D) ;[RA]:=RS stdx RS,RA,RB ;[RA+RB]:=RS stdux RS,RA,RB ;RA:=RA+RB ;[RA]:=RS Słowo(32bity) stw RS, D(RA) stwu RS, D(RA) stwx RS,RA,RB stwux RS,RA,RB

25 Półsłowo(16 bitów) sth RS, D(RA) sthu RS, D(RA) sthx RS,RA,RB sthux RS,RA,RB Bajt(8bitów) stb RS, D(RA) stbu RS, D(RA) stbx RS,RA,RB stbux RS,RA,RB Instrukcje przesłania do pamięci(2) 8.24

26 Instrukcje przesłania do pamięci(3) 8.25 Ze zmianą kolejności bajtów sthbrx RS,RA,RB stwbrx RS,RA,RB Ciągsłów stmw RS, D(RA) stswi RS,RA,NB stswx RS,RA,RB Nie ma instrukcji stosowych. Czy rzeczywiście?

27 Instrukcje stałopozycyjne(1) 8.26 Dodawanie; każda z poniższych instrukcji występuje w czterech wariantach(np. add, add., addo, addo.); o oznacza modyfikowanie bitu nadmiaru w rejestrze XER. add RT,RA,RB ;RT:=RA+RB addc RT,RA,RB ;CA,RT:=RA+RB adde RT,RA,RB ;CA,RT:=RA+RB+CA addme RT,RA ;CA,RT:=RA+CA-1 addze RT,RA ;CA,RT:=RA+CA Dodawanie(odejmowanie) stałej addi RT,RA,SI ;RT:=RA+signext(SI) addis RT,RA,SI ;RT:=RA+signext(SI<<16) addic RT,RA,SI ;CA,RT:=RA+signext(SI) addic. RT,RA,SI ;CA,RT:=RA+signext(SI)

28 Instrukcje stałopozycyjne(2) 8.27 Mnożenie mulld RT,RA,SI ;RT:=(bits64:127)(RA*RB) mulhdu RT,RA,SI ;RT:=(bits0:63)(unsignedRA*RB) mulhd RT,RA,SI ;RT:=(bits0:63)(signedRA*RB) Mnożenie przez stałą mulli RT,RA,SI ;RT:=(bits64:127)(RA*signext(SI))

29 Instrukcje stałopozycyjne(3) 8.28 Pozostałe arytmetyczne subf RT,RA,RB ;RT:=negRA+RB+1 subfc RT,RA,RB ;CA,RT:=negRA+RB+1 subfe RT,RA,RB ;CA,RT:=negRA+RB+CA subfme RT,RA ;CA,RT:=negRA+CA-1 subfze RT,RA ;CA,RT:=negRA+CA neg RT,RA ;RT:=negRA+1 mullw RT,RA,RB mulhwu RT,RA,RB mulhw RT,RA,RB divw RT,RA,RB divwu RT,RA,RB divd RT,RA,RB divdu RT,RA,RB

30 Instrukcje stałopozycyjne(4) 8.29 Porównanie liczb ze znakiem; BF określa modyfikowane pole rejestru CR,Lokreślarozmiaroperacji32lub64bity. cmpi BF,L,RA,SI cmp BF,L,RA,RB Porównanieliczbbezznaku;BFiLjw. cmpli BF,L,RA,UI cmpl BF,L,RA,RB Pułapki twi TO, RA, SI tw TO,RA,RB tdi TO, RA, SI td TO,RA,RB

31 Instrukcje stałopozycyjne(5) 8.30 Operacje logiczne andi. RA,RS,UI ;RA:=RSandzeroext(UI) andis. RA,RS,UI ;RA:=RSandzeroext(UI<<16) ori RA,RS,UI ;RA:=RSorzeroext(UI) oris RA,RS,UI ;RA:=RSorzeroext(UI<<16) xori RA,RS,UI ;RA:=RSxorzeroext(UI) xoris RA,RS,UI ;RA:=RSxorzeroext(UI<<16) and RA,RS,RB ;RA:=RSandRB or RA,RS,RB ;RA:=RSorRB xor RA,RS,RB ;RA:=RSxorRB nand RA,RS,RB ;RA:=not(RSandRB) nor RA,RS,RB ;RA:=not(RSorRB) eqv RA,RS,RB ;RA:=not(RSxorRB) andc RA,RS,RB ;RA:=RSandnotRB orc RA,RS,RB ;RA:=RSornotRB

32 Rozszerzanie bitu znaku extsb RA,RS extsh RA,RS extsw RA,RS Przesunięcia i obroty... Instrukcje stałopozycyjne(6) 8.31 Przesłaniamiędzyrejestremspecjalnym(XER,LR,CTR,VRSAVE,...), a rejestrem ogólnego przeznaczenia... Przypisanie warunkowe isel RT,RA,RB,BC ;RT:=(bitBC+32)CR?RA:RB

33 Instrukcje stałopozycyjne(7) 8.32 Liczba wiodących zer w słowie i podwójnym słowie cntlzw RA, RS cntlzd RA, RS Liczba jedynek w poszczególnych bajtach pocntb RA, RS Nie ma instrukcji przesłania między rejestrami ogólnego przeznaczenia. Dlaczego? Nie ma instrukcji bitowej negacji. Dlaczego?

34 Instrukcje zmiennopozycyjne(1) 8.33 Tradycyjne fmr FRT,FRB ;FRT:=FRB fneg FRT,FRB ;FRT:=-FRB fabs FRT,FRB ;FRT:=abs(FRB) fnabs FRT, FRB ; FRT:=-abs(FRB) fadd FRT,FRA,FRB ;FRT:=FRA+FRB fsub FRT,FRA,FRB ;FRT:=FRA-FRB fmul FRT,FRA,FRB ;FRT:=FRA*FRB fdiv FRT,FRA,FRB ;FRT:=FRA/FRB fsqrt FRT, FRB ; FRT:= sqrt(frb) Większość instrukcji zmiennopozycyjnych ma też wersję pojedynczej precyzji oraz odpowiednie wersje z kropką.

35 Instrukcje zmiennopozycyjne(2) 8.34 Mnożenie z akumulacją fmadd FRT,FRA,FRC,FRB ;FRT:=(FRA*FRC)+FRB fmsub FRT,FRA,FRC,FRB ;FRT:=(FRA*FRC)-FRB fnmadd FRT,FRA,FRC,FRB ;FRT:=-((FRA*FRC)+FRB) fnmsub FRT,FRA,FRC,FRB ;FRT:=-((FRA*FRC)-FRB) Przypisanie warunkowe fsel FRT,FRA,FRC,FRB ;FRT:=FRA>=0?FRC:FRB Konwersje z i do formatów stałopozycyjnych... Zaokrąglanie...

36 Instrukcje zmiennopozycyjne(3) 8.35 Szacowanie odwrotności i odwrotności z pierwiastka kwadratowego... Porównywanie... Przesłaniazidopamięci...

37 Skrótowe mnemoniki 8.36 Często używane instrukcje cmpd Rx,Ry cmp 0,1,Rx,Ry sub Rz,Ry,Rx subf Rz,Rx,Ry li Rx, value addi Rx, 0, value mr Rx, Ry or Rx, Ry, Ry nop ori 0, 0, 0 not Rx, Ry nor Rx, Ry, Ry Wołanie procedury bl addr bla addr Powrót z procedury blr bclr 31,0,0

38 Małe podsumowanie 8.37 Nie jest to zupełnie czysty RISC. Rozwój technologii pozwolił na rozwiązania, które są niezgodne z pierwotną filozofią RISC. Wydajesię,żejestznaczniewięcejinstrukcjiniżnp.wx86,który jest klasycznym CISC, ale tak naprawdę w x86 wiele instrukcji ukrywa się pod jednakowym mnemonikiem, a w Power każdy tryb adresowania ma osobny mnemonik. Zestaw instrukcji jest dobrany rozsądnie, bez przesadnej nadmiarowości.

39 AltiVec, Velocity Engine, VMX(1) 8.38 Wektorowe operacje arytmetyczne stałopozycyjne 16elementówtypubajt(8bitów) 8 elementów typu półsłowo(16 bitów) 4elementytypusłowo(32bity) typpixel Wektorowe operacje arytmetyczne zmiennopozycyjne 4 elementy pojedynczej precyzji brak wsparcia dla podwójnej precyzji Bardziej kompletny i lepiej zaprojektowany zestaw instrukcji niż np. konkurencyjne SSE

40 AltiVec, Velocity Engine, VMX(2) 8.39 Przesłaniazidopamięci Pakowanie i rozpakowywanie wektorów Scalanie wektorów Rozrzucanie elementów wektora Permutowanie elementów wektora Wybór(selekcja) elementów wektora Przesunięcia Operacje z nasyceniem

41 Signal Processing Engine(SPE) 8.40 Rozszerzenie wspierające operacje cyfrowego przetwarzania sygnałów(dsp Digital Signal Processing) Rejestry ogólnego przeznaczenia Wsparcie dla formatu stałopozycyjnego ułamkowego Stałopozycyjne operacje wektorowe Operacje z nasyceniem Operacja pomnóż i sumuj(mac multiply and accumulate)

42 Embedded Floating-Point 8.41 Rozszerzenie SPE o operacje zmiennoprzecinkowe Rejestry ogólnego przeznaczenia Skalarne operacje pojedynczej i podwójnej precyzji Wektorowe operacje pojedynczej precyzji

43 Translacja adresów(1) 8.42 Effective Address(EA) Segment Lookaside Buffer(SLB) Virtual Address(VA) Hashed Page Table(HTAB)/ Translation Lookaside Buffer(TLB) Real Address(RA)

44 Przestrzeń adresowa(1) bitowyadresefektywny.Efektywnaprzestrzeńadresowama2 64 bajtów. 78-bitowyadreswirtualny.Wirtualnaprzestrzeńadresowama2 n bajtów,gdzie65 n 78.Najbardziejznaczące78 nbityadresu wirtualnego muszą być wyzerowane. 62-bitowy adres rzeczywisty. Rzeczywista przestrzeń adresowa ma 2 m bajtów,gdziem 62.Najbardziejznaczące62 mbityadresu rzeczywistego muszą być wyzerowane. Rozmiarsegmentuwynosi2 s bajtów,gdzies=28,40. Rozmiarstronywynosi2 p bajtów,gdziep 12.

45 Translacja adresów(2) s s p p EA Effective Segment ID(ESID) Page Byte SLBzamieniaESIDnaVSID. 78 s s p p VA Virtual Segment ID(VSID) Page Byte } {{ } Virtual Page Number(VPN) HTAB/TLB zamienia VPN na RPN. 62 p RA Real Page Number(RPN) Byte p

46 Przestrzeń adresowa(2) 8.45 Po co taka duża wirtualna przestrzeń adresowa? Przypomnijmy, że stronicowanie uwalnia nas od problemu fragmentacji pamięci rzeczywistej, ale nie rozwiązuje problemu fragmentacji pamięci wirtualnej. Duża wirtualna przestrzeń adresowa umożliwia nieprzejmowanie się problemem fragmentacji pamięci wirtualnej. Właściwie nie trzeba jej nawet zwalniać. Alokując1TiB(2 40 bajtów)nasekundę,2 78 bajtówwystarczyna ponad 8 tysięcy lat.

47 Wywoływanie usług systemu operacyjnego 8.46 Zgłoszenie przerwania programowego sc sc LEV Efektywny adres procedury obsługi 0C00h Powrót z obsługi przerwania rfid hrfid

48 Alternatywne kodowanie instrukcji Variable Length Encoding lub 32 bitowe kody instrukcji, wyrównywane do granicy 2 bajtów Zmniejszenie wielkości kodu i przyspieszenie jego wykonywania Oszczędności istotne chyba tylko w systemach wbudowanych Miejmy nadzieję, że rozwój architektury Power nie pójdzie w tym kierunku.:-)

49 PowerXCell 8i 8.48 Następca Cell BE Cell Broadband Engine Architecture PierwotniewspólnyprojektIBM,ToshibaiSony konsoledogier PPE Power Processor Element 64-bitowy rdzeń Power 512 KiB pamięci podręcznej L2 8 koprocesorów wektorowych SPE Synergistic Processor Element RISCSIMD 128 rejestrów 128 bitowych 256 KiB pamięci lokalnej Element interconnect bus

50 PowerXCell 8i 8.49 PPE wykonuje wątki sterujące maksymalnie dwa równolegle. SPE wykonują wątki wymagające masywnych obliczeń każdy SPE jeden wątek. PPEiSPEmająróżnezestawyinstrukcji. ModułykodunaPPEiSPEsąkompilowaneoddzielnie. PPE i SPE współdzielą architekturę pamięci wirtualnej i jednostkę translacji adresów.

51 SPE(1) 8.50 Prosta mikroarchitektura Tylko instrukcje wektorowe Operacje load-store wyrównane do rozmiaru wektora 16 bajtów Preferowany slot dla argumentów skalarnych Operacja rotate wspomagająca obliczenia skalarne Paczkowanie instrukcji statyczny przydział instrukcji do potoków Dwa krótkie potoki Statyczna predykcja skoków

52 Przewidywalny czas wykonania kodu Szybka pamięć lokalna SPE(2) 8.51 mniejsza powierzchnia niż pamięci podręcznej o tej samej pojemności eliminacja skomplikowanej logiki sterowania pamięcią podręczną przewidywalne opóźnienia dostępu Decyzja programisty kiedy i które dane ściągać do pamięci lokalnej Operacje zmiennoprzecinkowe podwójnej precyzji dwukrotnie wolniejsze niż pojedynczej precyzji

53 Dygresja o wektoryzacji(1) 8.52 Selekcja bez wektoryzacji wymaga zwykle użycia instrukcji skoków. for(i=0;i<vl;i++) if(a[i]>b[i]) m[i]=a[i]*5; else m[i]=b[i]*3; Selekcja zapisana wektorowo eliminuje skoki kosztem liczenia niepotrzebnych wartości. for(i=0;i<vl;i++){ a_tmp[i]=a[i]*5; b_tmp[i]=b[i]*3; s[i]=a[i]>b[i]; m[i]=s[i]?a_tmp[i]:b_tmp[i]; }

54 Dygresja o wektoryzacji(2) 8.53 Wołanie funkcji wewnątrz pętli blokuje wektoryzację. intf(intn){ if(n==0)return0; elsereturnf(n-1)+1; } for(i=0;i<1000;i++) a[i]=f(i); Usuwamy funkcję z wnętrza pętli. a[0]=0 for(i=1;i<1000;i++) a[i]=a[i-1]+1; Rekurencja pozostała.

55 Dygresja o wektoryzacji(3) 8.54 Dobrze jest, jeśli potrafimy wyprowadzić zależność nierekurencyjną. for(i=0;i<1000;i++) a[i]=i; Gdy nie potrafimy, odsuwamy rekurencję możliwie daleko. a[0]=0;... a[63]=63; for(i=64;i<1000;i++) a[i]=a[i-64]+64;

Podręcznik użytkownika aplikacji SimPPC w wersji 1.1 SimPPC

Podręcznik użytkownika aplikacji SimPPC w wersji 1.1 SimPPC SimPPC Symulator mikroprocesora PowerPC 601 Podręcznik użytkownika Wydanie I, styczeń 2014 Podręcznik użytkownika aplikacji SimPPC w wersji 1.1 PowerPC jest zastrzeżonym znakiem towarowym firmy International

Bardziej szczegółowo

. III atyka, sem, Inform Symulator puterów Escape rchitektura kom A

. III atyka, sem, Inform Symulator puterów Escape rchitektura kom A Symulator Escape Konfiguracja ogólna Enable MUL and DIV Complete Set of Comp.Oper Sign Extension of B/H/W Memory Oper on B/H/W Program Program Dane Dane Załaduj konfigurację symulatora (File -> OpenFile)

Bardziej szczegółowo

Struktura i działanie jednostki centralnej

Struktura i działanie jednostki centralnej Struktura i działanie jednostki centralnej ALU Jednostka sterująca Rejestry Zadania procesora: Pobieranie rozkazów; Interpretowanie rozkazów; Pobieranie danych Przetwarzanie danych Zapisywanie danych magistrala

Bardziej szczegółowo

RDZEŃ x86 x86 rodzina architektur (modeli programowych) procesorów firmy Intel, należących do kategorii CISC, stosowana w komputerach PC,

RDZEŃ x86 x86 rodzina architektur (modeli programowych) procesorów firmy Intel, należących do kategorii CISC, stosowana w komputerach PC, RDZEŃ x86 x86 rodzina architektur (modeli programowych) procesorów firmy Intel, należących do kategorii CISC, stosowana w komputerach PC, zapoczątkowana przez i wstecznie zgodna z 16-bitowym procesorem

Bardziej szczegółowo

Procesory rodziny x86. Dariusz Chaberski

Procesory rodziny x86. Dariusz Chaberski Procesory rodziny x86 Dariusz Chaberski 8086 produkowany od 1978 magistrala adresowa - 20 bitów (1 MB) magistrala danych - 16 bitów wielkość instrukcji - od 1 do 6 bajtów częstotliwośc pracy od 5 MHz (IBM

Bardziej szczegółowo

Spis treúci. Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 1. Przedmowa... 9. Wstęp... 11

Spis treúci. Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 1. Przedmowa... 9. Wstęp... 11 Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 1 Spis treúci Przedmowa... 9 Wstęp... 11 1. Komputer PC od zewnątrz... 13 1.1. Elementy zestawu komputerowego... 13 1.2.

Bardziej szczegółowo

Architektura komputerów. Asembler procesorów rodziny x86

Architektura komputerów. Asembler procesorów rodziny x86 Architektura komputerów Asembler procesorów rodziny x86 Architektura komputerów Asembler procesorów rodziny x86 Rozkazy mikroprocesora Rozkazy mikroprocesora 8086 można podzielić na siedem funkcjonalnych

Bardziej szczegółowo

Jednostka centralna. dr hab. inż. Krzysztof Patan, prof. PWSZ

Jednostka centralna. dr hab. inż. Krzysztof Patan, prof. PWSZ Jednostka centralna dr hab. inż. Krzysztof Patan, prof. PWSZ Instytut Politechniczny Państwowa Wyższa Szkoła Zawodowa w Głogowie k.patan@issi.uz.zgora.pl Architektura i organizacja komputerów Architektura

Bardziej szczegółowo

Zarządzanie zasobami pamięci

Zarządzanie zasobami pamięci Zarządzanie zasobami pamięci System operacyjny wykonuje programy umieszczone w pamięci operacyjnej. W pamięci operacyjnej przechowywany jest obecnie wykonywany program (proces) oraz niezbędne dane. Jeżeli

Bardziej szczegółowo

Materiały do wykładu. 4. Mikroprocesor. Marcin Peczarski. Instytut Informatyki Uniwersytet Warszawski

Materiały do wykładu. 4. Mikroprocesor. Marcin Peczarski. Instytut Informatyki Uniwersytet Warszawski Materiały do wykładu 4. Mikroprocesor Marcin Peczarski Instytut Informatyki Uniwersytet Warszawski 19 marca 2007 Małe przypomnienie 4.1 Rejestry Układ współpracy z szynami Jednostka sterująca połączenia

Bardziej szczegółowo

Wydajność obliczeń a architektura procesorów. Krzysztof Banaś Obliczenia Wysokiej Wydajności 1

Wydajność obliczeń a architektura procesorów. Krzysztof Banaś Obliczenia Wysokiej Wydajności 1 Wydajność obliczeń a architektura procesorów Krzysztof Banaś Obliczenia Wysokiej Wydajności 1 Wydajność komputerów Modele wydajności-> szacowanie czasu wykonania zadania Wydajność szybkość realizacji wyznaczonych

Bardziej szczegółowo

Procesory. Schemat budowy procesora

Procesory. Schemat budowy procesora Procesory Procesor jednostka centralna (CPU Central Processing Unit) to sekwencyjne urządzenie cyfrowe którego zadaniem jest wykonywanie rozkazów i sterowanie pracą wszystkich pozostałych bloków systemu

Bardziej szczegółowo

Materiały do wykładu. 7.Architekturax86. Marcin Peczarski. Instytut Informatyki Uniwersytet Warszawski

Materiały do wykładu. 7.Architekturax86. Marcin Peczarski. Instytut Informatyki Uniwersytet Warszawski Materiały do wykładu 7.Architekturax86 Marcin Peczarski Instytut Informatyki Uniwersytet Warszawski 25maja2009 Narodziny 7.1 1978 Intel8086 architektura 16-bitowa 5 MHz, obudowa DIP40, 29000 tranzystorów

Bardziej szczegółowo

Podstawowe operacje arytmetyczne i logiczne dla liczb binarnych

Podstawowe operacje arytmetyczne i logiczne dla liczb binarnych 1 Podstawowe operacje arytmetyczne i logiczne dla liczb binarnych 1. Podstawowe operacje logiczne dla cyfr binarnych Jeśli cyfry 0 i 1 potraktujemy tak, jak wartości logiczne fałsz i prawda, to działanie

Bardziej szczegółowo

Zarządzanie pamięcią operacyjną

Zarządzanie pamięcią operacyjną SOE Systemy Operacyjne Wykład 7 Zarządzanie pamięcią operacyjną dr inż. Andrzej Wielgus Instytut Mikroelektroniki i Optoelektroniki WEiTI PW Hierarchia pamięci czas dostępu Rejestry Pamięć podręczna koszt

Bardziej szczegółowo

Język programowania: Lista instrukcji (IL Instruction List)

Język programowania: Lista instrukcji (IL Instruction List) Język programowania: Lista instrukcji (IL Instruction List) Wykład w ramach przedmiotu: Sterowniki programowalne Opracował dr inż. Jarosław Tarnawski 08.12.2009 Norma IEC 1131 Języki tekstowe Języki graficzne

Bardziej szczegółowo

Programowanie w asemblerze Środowiska 64-bitowe

Programowanie w asemblerze Środowiska 64-bitowe Programowanie w asemblerze Środowiska 64-bitowe 24 listopada 2015 Nieco historii najnowszej Intel wraz z HP rozpoczynaja pracę nad procesorem 64-bitowym z wykorzystaniem technologii VLIW. Powstaje procesor

Bardziej szczegółowo

Schematy zarzadzania pamięcia

Schematy zarzadzania pamięcia Schematy zarzadzania pamięcia Segmentacja podział obszaru pamięci procesu na logiczne jednostki segmenty o dowolnej długości. Postać adresu logicznego: [nr segmentu, przesunięcie]. Zwykle przechowywana

Bardziej szczegółowo

Wykład 7. Zarządzanie pamięcią

Wykład 7. Zarządzanie pamięcią Wykład 7 Zarządzanie pamięcią -1- Świat idealny a świat rzeczywisty W idealnym świecie pamięć powinna Mieć bardzo dużą pojemność Mieć bardzo krótki czas dostępu Być nieulotna (zawartość nie jest tracona

Bardziej szczegółowo

Budowa komputera. Magistrala. Procesor Pamięć Układy I/O

Budowa komputera. Magistrala. Procesor Pamięć Układy I/O Budowa komputera Magistrala Procesor Pamięć Układy I/O 1 Procesor to CPU (Central Processing Unit) centralny układ elektroniczny realizujący przetwarzanie informacji Zmiana stanu tranzystorów wewnątrz

Bardziej szczegółowo

Programowanie niskopoziomowe

Programowanie niskopoziomowe Programowanie niskopoziomowe ASSEMBLER Teodora Dimitrova-Grekow http://aragorn.pb.bialystok.pl/~teodora/ Program ogólny Rok akademicki 2011/12 Systemy liczbowe, budowa komputera, procesory X86, organizacja

Bardziej szczegółowo

Mikroinformatyka. Tryb wirtualny

Mikroinformatyka. Tryb wirtualny Mikroinformatyka Tryb wirtualny Tryb wirtualny z ochroną Wprowadzony w 80286. Rozbudowany w 80386. - 4 GB pamięci fizycznej, - 64 TB przestrzeni wirtualnej, - pamięć podzielona na segmenty o rozmiarze

Bardziej szczegółowo

Przetwarzanie potokowe pipelining

Przetwarzanie potokowe pipelining Przetwarzanie potokowe pipelining (część A) Przypomnienie - implementacja jednocyklowa 4 Add Add PC Address memory ister # isters Address ister # ister # memory Wstęp W implementacjach prezentowanych tydzień

Bardziej szczegółowo

Adresowanie obiektów. Adresowanie bitów. Adresowanie bajtów i słów. Adresowanie bajtów i słów. Adresowanie timerów i liczników. Adresowanie timerów

Adresowanie obiektów. Adresowanie bitów. Adresowanie bajtów i słów. Adresowanie bajtów i słów. Adresowanie timerów i liczników. Adresowanie timerów Adresowanie obiektów Bit - stan pojedynczego sygnału - wejście lub wyjście dyskretne, bit pamięci Bajt - 8 bitów - wartość od -128 do +127 Słowo - 16 bitów - wartość od -32768 do 32767 -wejście lub wyjście

Bardziej szczegółowo

Języki i metodyka programowania. Reprezentacja danych w systemach komputerowych

Języki i metodyka programowania. Reprezentacja danych w systemach komputerowych Reprezentacja danych w systemach komputerowych Kod (łac. codex - spis), ciąg składników sygnału (kombinacji sygnałów elementarnych, np. kropek i kresek, impulsów prądu, symboli) oraz reguła ich przyporządkowania

Bardziej szczegółowo

Systemy operacyjne. wykład dr Marcin Czarnota laboratorium mgr Radosław Maj

Systemy operacyjne. wykład dr Marcin Czarnota laboratorium mgr Radosław Maj Systemy operacyjne wykład dr Marcin Czarnota laboratorium mgr Radosław Maj Plan wykładów 1. Wprowadzenie, 2. Procesy, wątki i zasoby, 3. Planowanie przydziału procesora, 4. Zarządzanie pamięcią operacyjną,

Bardziej szczegółowo

Bibliografia: pl.wikipedia.org www.intel.com. Historia i rodzaje procesorów w firmy Intel

Bibliografia: pl.wikipedia.org www.intel.com. Historia i rodzaje procesorów w firmy Intel Bibliografia: pl.wikipedia.org www.intel.com Historia i rodzaje procesorów w firmy Intel Specyfikacja Lista mikroprocesorów produkowanych przez firmę Intel 4-bitowe 4004 4040 8-bitowe x86 IA-64 8008 8080

Bardziej szczegółowo

SYSTEMY OPERACYJNE I SIECI KOMPUTEROWE

SYSTEMY OPERACYJNE I SIECI KOMPUTEROWE SYSTEMY OPERACYJNE I SIECI KOMPUTEROWE WINDOWS 1 SO i SK/WIN 007 Tryb rzeczywisty i chroniony procesora 2 SO i SK/WIN Wszystkie 32-bitowe procesory (386 i nowsze) mogą pracować w kilku trybach. Tryby pracy

Bardziej szczegółowo

Architektura von Neumanna. Jak zbudowany jest współczesny komputer? Schemat architektury typowego PC-ta. Architektura PC wersja techniczna

Architektura von Neumanna. Jak zbudowany jest współczesny komputer? Schemat architektury typowego PC-ta. Architektura PC wersja techniczna Architektura von Neumanna CPU pamięć wejście wyjście Jak zbudowany jest współczesny komputer? magistrala systemowa CPU jednostka centralna (procesor) pamięć obszar przechowywania programu i danych wejście

Bardziej szczegółowo

architektura komputerów w. 4 Realizacja sterowania

architektura komputerów w. 4 Realizacja sterowania architektura komputerów w. 4 Realizacja sterowania Model komputera CPU Jednostka sterująca Program umieszczony wraz z danymi w pamięci jest wykonywany przez CPU program wykonywany jest sekwencyjnie, zmiana

Bardziej szczegółowo

ARCHITEKTURA KOMPUTERÓW. Reprezentacja danych w komputerach

ARCHITEKTURA KOMPUTERÓW. Reprezentacja danych w komputerach Reprezentacja danych w komputerach dr inż. Wiesław Pamuła wpamula@polsl.katowice.pl Literatura 2. J.Biernat: Architektura komputerów, Oficyna Wydawnicza Politechniki Wrocławskiej, Wrocław2002. 3. Null

Bardziej szczegółowo

Szkolenia specjalistyczne

Szkolenia specjalistyczne Szkolenia specjalistyczne AGENDA Programowanie mikrokontrolerów w języku C na przykładzie STM32F103ZE z rdzeniem Cortex-M3 GRYFTEC Embedded Systems ul. Niedziałkowskiego 24 71-410 Szczecin info@gryftec.com

Bardziej szczegółowo

Ćwiczenie nr 3. Wyświetlanie i wczytywanie danych

Ćwiczenie nr 3. Wyświetlanie i wczytywanie danych Ćwiczenie nr 3 Wyświetlanie i wczytywanie danych 3.1 Wstęp Współczesne komputery przetwarzają dane zakodowane za pomocą ciągów zerojedynkowych. W szczególności przetwarzane liczby kodowane są w systemie

Bardziej szczegółowo

Sprzęt komputera - zespół układów wykonujących programy wprowadzone do pamięci komputera (ang. hardware) Oprogramowanie komputera - zespół programów

Sprzęt komputera - zespół układów wykonujących programy wprowadzone do pamięci komputera (ang. hardware) Oprogramowanie komputera - zespół programów Sprzęt komputera - zespół układów wykonujących programy wprowadzone do pamięci komputera (ang. hardware) Oprogramowanie komputera - zespół programów przeznaczonych do wykonania w komputerze (ang. software).

Bardziej szczegółowo

dr inż. Konrad Sobolewski Politechnika Warszawska Informatyka 1

dr inż. Konrad Sobolewski Politechnika Warszawska Informatyka 1 dr inż. Konrad Sobolewski Politechnika Warszawska Informatyka 1 Cel wykładu Definicja, miejsce, rola i zadania systemu operacyjnego Klasyfikacja systemów operacyjnych Zasada działanie systemu operacyjnego

Bardziej szczegółowo

Lista instrukcji mikroprocesora 8086. Programowanie w assemblerze

Lista instrukcji mikroprocesora 8086. Programowanie w assemblerze Lista instrukcji mikroprocesora 8086 Programowanie w assemblerze Lista instrukcji mikroprocesora 8086 Lista instrukcji mikroprocesora 8086 Lista instrukcji mikroprocesora 8086 Lista instrukcji mikroprocesora

Bardziej szczegółowo

Sprzętowe wspomaganie pamięci wirtualnej

Sprzętowe wspomaganie pamięci wirtualnej Sprzętowe wspomaganie pamięci wirtualnej Stanisław Skonieczny 6 grudnia 2002 Spis treści 1 Intel 2 1.1 Tryby pracy procesora............................... 2 1.2 Adresowanie liniowe................................

Bardziej szczegółowo

Wykład 2. Mikrokontrolery z rdzeniami ARM

Wykład 2. Mikrokontrolery z rdzeniami ARM Źródło problemu 2 Wstęp Architektura ARM (Advanced RISC Machine, pierwotnie Acorn RISC Machine) jest 32-bitową architekturą (modelem programowym) procesorów typu RISC. Różne wersje procesorów ARM są szeroko

Bardziej szczegółowo

Budowa komputera. Magistrala. Procesor Pamięć Układy I/O

Budowa komputera. Magistrala. Procesor Pamięć Układy I/O Budowa komputera Magistrala Procesor Pamięć Układy I/O 1 Procesor to CPU (Central Processing Unit) centralny układ elektroniczny realizujący przetwarzanie informacji Zmiana stanu tranzystorów wewnątrz

Bardziej szczegółowo

SYSTEMY OPERACYJNE WYKLAD 4 - zarządzanie pamięcią

SYSTEMY OPERACYJNE WYKLAD 4 - zarządzanie pamięcią Wrocław 2007 SYSTEMY OPERACYJNE WYKLAD 4 - zarządzanie pamięcią Paweł Skrobanek C-3, pok. 323 e-mail: pawel.skrobanek@pwr.wroc.pl www.equus.wroc.pl/studia.html 1 PLAN: 2. Pamięć rzeczywista 3. Pamięć wirtualna

Bardziej szczegółowo

Wydajność systemów a organizacja pamięci, czyli dlaczego jednak nie jest aż tak źle. Krzysztof Banaś, Obliczenia wysokiej wydajności.

Wydajność systemów a organizacja pamięci, czyli dlaczego jednak nie jest aż tak źle. Krzysztof Banaś, Obliczenia wysokiej wydajności. Wydajność systemów a organizacja pamięci, czyli dlaczego jednak nie jest aż tak źle Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Organizacja pamięci Organizacja pamięci współczesnych systemów komputerowych

Bardziej szczegółowo

Witold Komorowski: RISC. Witold Komorowski, dr inż.

Witold Komorowski: RISC. Witold Komorowski, dr inż. Witold Komorowski, dr inż. Koncepcja RISC i przetwarzanie potokowe RISC koncepcja architektury i organizacji komputera Aspekty opisu komputera Architektura Jak się zachowuje? Organizacja Jak działa? Realizacja

Bardziej szczegółowo

architektura komputerów w. 8 Zarządzanie pamięcią

architektura komputerów w. 8 Zarządzanie pamięcią architektura komputerów w. 8 Zarządzanie pamięcią Zarządzanie pamięcią Jednostka centralna dysponuje zwykle duża mocą obliczeniową. Sprawne wykorzystanie możliwości jednostki przetwarzającej wymaga obecności

Bardziej szczegółowo

2 Przygotował: mgr inż. Maciej Lasota

2 Przygotował: mgr inż. Maciej Lasota Laboratorium nr 2 1/7 Język C Instrukcja laboratoryjna Temat: Wprowadzenie do języka C 2 Przygotował: mgr inż. Maciej Lasota 1) Wprowadzenie do języka C. Język C jest językiem programowania ogólnego zastosowania

Bardziej szczegółowo

Pamięć wirtualna w AS/400

Pamięć wirtualna w AS/400 Pamięć wirtualna w AS/400 Jan Posiadała 19 listopada 2002 1 Spis treści 1 Wpowadzenie - co to takiego AS/400 3 2 Organizacja pamięci 4 2.1 Koncepcja wymiany................................. 4 2.2 Koncepcja

Bardziej szczegółowo

Metody Realizacji Języków Programowania

Metody Realizacji Języków Programowania Metody Realizacji Języków Programowania Bardzo krótki kurs asemblera x86 Marcin Benke MIM UW 10 stycznia 2011 Marcin Benke (MIM UW) Metody Realizacji Języków Programowania 10 stycznia 2011 1 / 22 Uwagi

Bardziej szczegółowo

Architektury komputerów Architektury i wydajność. Tomasz Dziubich

Architektury komputerów Architektury i wydajność. Tomasz Dziubich Architektury komputerów Architektury i wydajność Tomasz Dziubich Przetwarzanie potokowe Przetwarzanie sekwencyjne Przetwarzanie potokowe Architektura superpotokowa W przetwarzaniu potokowym podczas niektórych

Bardziej szczegółowo

LICZBY ZMIENNOPRZECINKOWE

LICZBY ZMIENNOPRZECINKOWE LICZBY ZMIENNOPRZECINKOWE Liczby zmiennoprzecinkowe są komputerową reprezentacją liczb rzeczywistych zapisanych w formie wykładniczej (naukowej). Aby uprościć arytmetykę na nich, przyjęto ograniczenia

Bardziej szczegółowo

Programowanie Niskopoziomowe

Programowanie Niskopoziomowe Programowanie Niskopoziomowe Wykład 11: Procedury zaawansowane Dr inż. Marek Mika Państwowa Wyższa Szkoła Zawodowa im. Jana Amosa Komeńskiego W Lesznie Plan Wstęp Ramki stosu Rekurencja INVOKE, ADDR, PROC,

Bardziej szczegółowo

Lista instrukcji procesora 8051 część 2 Skoki i wywołania podprogramów, operacje na stosie, operacje bitowe

Lista instrukcji procesora 8051 część 2 Skoki i wywołania podprogramów, operacje na stosie, operacje bitowe Lista instrukcji procesora 8051 część 2 Skoki i wywołania podprogramów, operacje na stosie, operacje bitowe Ryszard J. Barczyński, 2009 2013 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego

Bardziej szczegółowo

3 Literatura. c Dr inż. Ignacy Pardyka (Inf.UJK) ASK SP.06 Rok akad. 2011/2012 2 / 22

3 Literatura. c Dr inż. Ignacy Pardyka (Inf.UJK) ASK SP.06 Rok akad. 2011/2012 2 / 22 ARCHITEKTURA SYSTEMÓW KOMPUTEROWYCH struktury procesorów ASK SP.06 c Dr inż. Ignacy Pardyka UNIWERSYTET JANA KOCHANOWSKIEGO w Kielcach Rok akad. 2011/2012 1 Maszyny wirtualne 2 3 Literatura c Dr inż. Ignacy

Bardziej szczegółowo

Naturalny kod binarny (NKB)

Naturalny kod binarny (NKB) SWB - Arytmetyka binarna - wykład 6 asz 1 Naturalny kod binarny (NKB) pozycja 7 6 5 4 3 2 1 0 wartość 2 7 2 6 2 5 2 4 2 3 2 2 2 1 2 0 wartość 128 64 32 16 8 4 2 1 bity b 7 b 6 b 5 b 4 b 3 b 2 b 1 b 0 System

Bardziej szczegółowo

Zarządzanie pamięcią w systemie operacyjnym

Zarządzanie pamięcią w systemie operacyjnym Zarządzanie pamięcią w systemie operacyjnym Cele: przydział zasobów pamięciowych wykonywanym programom, zapewnienie bezpieczeństwa wykonywanych procesów (ochrona pamięci), efektywne wykorzystanie dostępnej

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Tydzień 13 Procesory superskalarne Procesor superskalarny Termin superskalarny określa procesory, które mogą wykonywać dwie lub więcej instrukcje skalarne (arytmetyczne, logiczne)

Bardziej szczegółowo

3.3.1. Metoda znak-moduł (ZM)

3.3.1. Metoda znak-moduł (ZM) 3.3. Zapis liczb binarnych ze znakiem 1 0-1 0 1 : 1 0 0 1 1 0 1 1 0 1 0 0 0 0 1 0 0 0 1 reszta 0 0 0 0 0 0 0 1 3.3. Zapis liczb binarnych ze znakiem W systemie dziesiętnym liczby ujemne opatrzone są specjalnym

Bardziej szczegółowo

Architektura komputerów Reprezentacja liczb. Kodowanie rozkazów.

Architektura komputerów Reprezentacja liczb. Kodowanie rozkazów. Architektura komputerów Reprezentacja liczb. Kodowanie rozkazów. Prezentacja jest współfinansowana przez Unię Europejską w ramach Europejskiego Funduszu Społecznego w projekcie pt. Innowacyjna dydaktyka

Bardziej szczegółowo

Lista tematów na kolokwium z wykładu z Techniki Cyfrowej w roku ak. 2013/2014

Lista tematów na kolokwium z wykładu z Techniki Cyfrowej w roku ak. 2013/2014 Lista tematów na kolokwium z wykładu z Techniki Cyfrowej w roku ak. 2013/2014 Temat 1. Algebra Boole a i bramki 1). Podać przykład dowolnego prawa lub tożsamości, które jest spełnione w algebrze Boole

Bardziej szczegółowo

Literatura. adów w cyfrowych. Projektowanie układ. Technika cyfrowa. Technika cyfrowa. Bramki logiczne i przerzutniki.

Literatura. adów w cyfrowych. Projektowanie układ. Technika cyfrowa. Technika cyfrowa. Bramki logiczne i przerzutniki. Literatura 1. D. Gajski, Principles of Digital Design, Prentice- Hall, 1997 2. C. Zieliński, Podstawy projektowania układów cyfrowych, PWN, Warszawa 2003 3. G. de Micheli, Synteza i optymalizacja układów

Bardziej szczegółowo

Wstęp...9. 1. Architektura... 13

Wstęp...9. 1. Architektura... 13 Spis treści 3 Wstęp...9 1. Architektura... 13 1.1. Schemat blokowy...14 1.2. Pamięć programu...15 1.3. Cykl maszynowy...16 1.4. Licznik rozkazów...17 1.5. Stos...18 1.6. Modyfikowanie i odtwarzanie zawartości

Bardziej szczegółowo

Dane, informacja, programy. Kodowanie danych, kompresja stratna i bezstratna

Dane, informacja, programy. Kodowanie danych, kompresja stratna i bezstratna Dane, informacja, programy Kodowanie danych, kompresja stratna i bezstratna DANE Uporządkowane, zorganizowane fakty. Główne grupy danych: tekstowe (znaki alfanumeryczne, znaki specjalne) graficzne (ilustracje,

Bardziej szczegółowo

Wykład I: Kodowanie liczb w systemach binarnych. Studia Podyplomowe INFORMATYKA Podstawy Informatyki

Wykład I: Kodowanie liczb w systemach binarnych. Studia Podyplomowe INFORMATYKA Podstawy Informatyki Studia Podyplomowe INFORMATYKA Podstawy Informatyki Wykład I: Kodowanie liczb w systemach binarnych 1 Część 1 Dlaczego system binarny? 2 I. Dlaczego system binarny? Pojęcie bitu Bit jednostka informacji

Bardziej szczegółowo

Architektura Systemów Komputerowych

Architektura Systemów Komputerowych Jarosław Kuchta Architektura Systemów Komputerowych ćwiczenie 3 Arytmetyka całkowita instrukcja laboratoryjna Wprowadzenie Celem ćwiczenia jest zapoznanie się z budową i sposobem działania jednostki arytmetyczno-logicznej

Bardziej szczegółowo

Kurs Podstawowy S7. Spis treści. Dzień 1

Kurs Podstawowy S7. Spis treści. Dzień 1 Spis treści Dzień 1 I System SIMATIC S7 - wprowadzenie (wersja 1401) I-3 Rodzina sterowników programowalnych SIMATIC S7 firmy SIEMENS I-4 Dostępne moduły i ich funkcje I-5 Jednostki centralne I-6 Podstawowe

Bardziej szczegółowo

Architektura komputerów wer. 7

Architektura komputerów wer. 7 Architektura komputerów wer. 7 Wojciech Myszka 2013-10-29 19:47:07 +0100 Karty perforowane Kalkulator IBM 601, 1931 IBM 601 kalkulator Maszyna czytała dwie liczby z karty, mnożyła je przez siebie i wynik

Bardziej szczegółowo

LEKCJA TEMAT: Zasada działania komputera.

LEKCJA TEMAT: Zasada działania komputera. LEKCJA TEMAT: Zasada działania komputera. 1. Ogólna budowa komputera Rys. Ogólna budowa komputera. 2. Komputer składa się z czterech głównych składników: procesor (jednostka centralna, CPU) steruje działaniem

Bardziej szczegółowo

ARCHITEKTURA SYSTEMÓW KOMPUTEROWYCH. Klasyczny cykl pracy procesora sekwencyjnego. współczesne architektury. c Dr inż.

ARCHITEKTURA SYSTEMÓW KOMPUTEROWYCH. Klasyczny cykl pracy procesora sekwencyjnego. współczesne architektury. c Dr inż. ARCHITETURA SYSTEMÓW OMPUTEROWYCH współczesne architektury c Dr inż. Ignacy Pardyka UNIWERSYTET JANA OCHANOWSIEGO w ielcach 1 Rok akad. 2014/2015 1 lasyczne procesory sekwencyjne i potokowe 1 Instytut

Bardziej szczegółowo

Struktura i funkcjonowanie komputera pamięć komputerowa, hierarchia pamięci pamięć podręczna. System operacyjny. Zarządzanie procesami

Struktura i funkcjonowanie komputera pamięć komputerowa, hierarchia pamięci pamięć podręczna. System operacyjny. Zarządzanie procesami Rok akademicki 2015/2016, Wykład nr 6 2/21 Plan wykładu nr 6 Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia niestacjonarne I stopnia Rok akademicki 2015/2016

Bardziej szczegółowo

Systemy operacyjne III

Systemy operacyjne III Systemy operacyjne III WYKŁAD Jan Kazimirski Pamięć wirtualna Stronicowanie Pamięć podzielona na niewielki bloki Bloki procesu to strony a bloki fizyczne to ramki System operacyjny przechowuje dla każdego

Bardziej szczegółowo

Programowanie mikrokontrolera 8051

Programowanie mikrokontrolera 8051 Programowanie mikrokontrolera 8051 Podane poniżej informacje mogą pomóc w nauce programowania mikrokontrolerów z rodziny 8051. Opisane są tu pewne specyficzne cechy tych procesorów a także podane przykłady

Bardziej szczegółowo

Architektura ARM. Materiały do wykładu. Marcin Peczarski. 19 maja 2015. Instytut Informatyki Uniwersytet Warszawski

Architektura ARM. Materiały do wykładu. Marcin Peczarski. 19 maja 2015. Instytut Informatyki Uniwersytet Warszawski 7 1 2 Materiały do wykładu Architektura ARM Marcin Peczarski Instytut Informatyki Uniwersytet Warszawski 19 maja 2015 7 1 2 1 ARM = Advanced RISC Machines Międzynarodowa firma, mająca główną siedzibę w

Bardziej szczegółowo

PRZEWODNIK PO PRZEDMIOCIE

PRZEWODNIK PO PRZEDMIOCIE Nazwa przedmiotu: ARCHITEKTURA SYSTEMÓW KOMPUTEROWYCH Kierunek: Informatyka Rodzaj przedmiotu: obowiązkowy w ramach treści kierunkowych, moduł kierunkowy ogólny Rodzaj zajęć: wykład, ćwiczenia I KARTA

Bardziej szczegółowo

Pamięć wirtualna. Przygotował: Ryszard Kijaka. Wykład 4

Pamięć wirtualna. Przygotował: Ryszard Kijaka. Wykład 4 Pamięć wirtualna Przygotował: Ryszard Kijaka Wykład 4 Wstęp główny podział to: PM- do pamięci masowych należą wszelkiego rodzaju pamięci na nośnikach magnetycznych, takie jak dyski twarde i elastyczne,

Bardziej szczegółowo

Programowanie procesorów graficznych GPGPU

Programowanie procesorów graficznych GPGPU Programowanie procesorów graficznych GPGPU 1 GPGPU Historia: lata 80 te popularyzacja systemów i programów z graficznym interfejsem specjalistyczne układy do przetwarzania grafiki 2D lata 90 te standaryzacja

Bardziej szczegółowo

Obliczenia Wysokiej Wydajności

Obliczenia Wysokiej Wydajności Obliczenia wysokiej wydajności 1 Wydajność obliczeń Wydajność jest (obok poprawności, niezawodności, bezpieczeństwa, ergonomiczności i łatwości stosowania i pielęgnacji) jedną z najważniejszych charakterystyk

Bardziej szczegółowo

JAVA. Platforma JSE: Środowiska programistyczne dla języka Java. Wstęp do programowania w języku obiektowym. Opracował: Andrzej Nowak

JAVA. Platforma JSE: Środowiska programistyczne dla języka Java. Wstęp do programowania w języku obiektowym. Opracował: Andrzej Nowak JAVA Wstęp do programowania w języku obiektowym Bibliografia: JAVA Szkoła programowania, D. Trajkowska Ćwiczenia praktyczne JAVA. Wydanie III,M. Lis Platforma JSE: Opracował: Andrzej Nowak JSE (Java Standard

Bardziej szczegółowo

Pascal typy danych. Typy pascalowe. Zmienna i typ. Podział typów danych:

Pascal typy danych. Typy pascalowe. Zmienna i typ. Podział typów danych: Zmienna i typ Pascal typy danych Zmienna to obiekt, który może przybierać różne wartości. Typ zmiennej to zakres wartości, które może przybierać zmienna. Deklarujemy je w nagłówku poprzedzając słowem kluczowym

Bardziej szczegółowo

Procesory rodziny Intel

Procesory rodziny Intel Bibliografia: Urządzenia techniki komputerowej, K. Wojtuszkiewicz pl.wikipedia.org www.intel.com Procesory rodziny Intel Podstawowe własnow asności procesora Pentium Podstawowe własności procesora Pentium

Bardziej szczegółowo

Zapis liczb binarnych ze znakiem

Zapis liczb binarnych ze znakiem Zapis liczb binarnych ze znakiem W tej prezentacji: Zapis Znak-Moduł (ZM) Zapis uzupełnień do 1 (U1) Zapis uzupełnień do 2 (U2) Zapis Znak-Moduł (ZM) Koncepcyjnie zapis znak - moduł (w skrócie ZM - ang.

Bardziej szczegółowo

Podstawy obsługi komputerów. Budowa komputera. Podstawowe pojęcia

Podstawy obsługi komputerów. Budowa komputera. Podstawowe pojęcia Budowa komputera Schemat funkcjonalny i podstawowe parametry Podstawowe pojęcia Pojęcia podstawowe PC personal computer (komputer osobisty) Kompatybilność to cecha systemów komputerowych, która umoŝliwia

Bardziej szczegółowo

Mikrokontrolery AVR ATmega

Mikrokontrolery AVR ATmega Mikrokontrolery AVR ATmega Literatura: 8-bit Microcontroller AVR with 32KBytes In-System Programmable Flash ATmega32 [www.atmel.com] 8-bit AVR Instruction Set [www.atmel.com] Baranowski Rafał, Mikrokontrolery

Bardziej szczegółowo

Architektura Systemów Komputerowych

Architektura Systemów Komputerowych Architektura Systemów Komputerowych Wykład 12: Zarządzanie zasobami komputera. Sytuacje wyjątkowe. Dr inż. Marek Mika Państwowa Wyższa Szkoła Zawodowa im. Jana Amosa Komeńskiego W Lesznie Plan Zarządzanie

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Wykład 12 Jan Kazimirski 1 Magistrale systemowe 2 Magistrale Magistrala medium łączące dwa lub więcej urządzeń Sygnał przesyłany magistralą może być odbierany przez wiele urządzeń

Bardziej szczegółowo

Technologie informacyjne (3) Zdzisław Szyjewski

Technologie informacyjne (3) Zdzisław Szyjewski Technologie informacyjne (3) Zdzisław Szyjewski Technologie informacyjne Technologie pracy z komputerem Funkcje systemu operacyjnego Przykłady systemów operacyjnych Zarządzanie pamięcią Zarządzanie danymi

Bardziej szczegółowo

Arytmetyka komputera. Na podstawie podręcznika Urządzenia techniki komputerowej Tomasza Marciniuka. Opracował: Kamil Kowalski klasa III TI

Arytmetyka komputera. Na podstawie podręcznika Urządzenia techniki komputerowej Tomasza Marciniuka. Opracował: Kamil Kowalski klasa III TI Arytmetyka komputera Na podstawie podręcznika Urządzenia techniki komputerowej Tomasza Marciniuka Opracował: Kamil Kowalski klasa III TI Spis treści 1. Jednostki informacyjne 2. Systemy liczbowe 2.1. System

Bardziej szczegółowo

System liczbowy jest zbiorem reguł określających jednolity sposób zapisu i nazewnictwa liczb.

System liczbowy jest zbiorem reguł określających jednolity sposób zapisu i nazewnictwa liczb. 2. Arytmetyka komputera. Systemy zapisu liczb: dziesietny, dwójkowy (binarny), ósemkowy, szesnatskowy. Podstawowe operacje arytmetyczne na liczbach binarnych. Zapis liczby binarnej ze znakiem. Reprezentacja

Bardziej szczegółowo

4 Standardy reprezentacji znaków. 5 Przechowywanie danych w pamięci. 6 Literatura

4 Standardy reprezentacji znaków. 5 Przechowywanie danych w pamięci. 6 Literatura ARCHITEKTURA SYSTEMÓW KOMPUTEROWYCH reprezentacja danych ASK.RD.01 c Dr inż. Ignacy Pardyka UNIWERSYTET JANA KOCHANOWSKIEGO w Kielcach Rok akad. 2011/2012 1 2 Standardy reprezentacji wartości całkowitoliczbowych

Bardziej szczegółowo

Jak napisać program obliczający pola powierzchni różnych figur płaskich?

Jak napisać program obliczający pola powierzchni różnych figur płaskich? Część IX C++ Jak napisać program obliczający pola powierzchni różnych figur płaskich? Na początku, przed stworzeniem właściwego kodu programu zaprojektujemy naszą aplikację i stworzymy schemat blokowy

Bardziej szczegółowo

Organizacja pamięci VRAM monitora znakowego. 1. Tryb pracy automatycznej

Organizacja pamięci VRAM monitora znakowego. 1. Tryb pracy automatycznej Struktura stanowiska laboratoryjnego Na rysunku 1.1 pokazano strukturę stanowiska laboratoryjnego Z80 z interfejsem częstościomierza- czasomierz PFL 21/22. Rys.1.1. Struktura stanowiska. Interfejs częstościomierza

Bardziej szczegółowo

Właściwości i metody obiektu Comment Właściwości

Właściwości i metody obiektu Comment Właściwości Właściwości i metody obiektu Comment Właściwości Właściwość Czy można zmieniać Opis Application nie Zwraca nazwę aplikacji, która utworzyła komentarz Author nie Zwraca nazwę osoby, która utworzyła komentarz

Bardziej szczegółowo

Nowoczesne technologie przetwarzania informacji

Nowoczesne technologie przetwarzania informacji Projekt Nowe metody nauczania w matematyce Nr POKL.09.04.00-14-133/11 Nowoczesne technologie przetwarzania informacji Mgr Maciej Cytowski (ICM UW) Lekcja 2: Podstawowe mechanizmy programowania równoległego

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Wykład 8 Jan Kazimirski 1 Assembler x86 2 Podstawowe instrukcje x86 Instrukcje transferu danych Arytmetyka binarna i dziesiętna Instrukcje logiczne Instrukcje sterujące wykonaniem

Bardziej szczegółowo

Architektura Pentium Potok P5 i P6. Struktura potoku Pentium / Pentium MMX. Struktura potoku w architekturze P6

Architektura Pentium Potok P5 i P6. Struktura potoku Pentium / Pentium MMX. Struktura potoku w architekturze P6 Architektura Pentium Potok P5 i P6 Struktura potoku Pentium / Pentium MMX BTB0 BTB1 IFU1 IFU2 ID0 ID1 RAT ROB R RS Port 4 Port 2 Port 3 Port 1 ROB W RRF Port 0 Struktura potoku w architekturze P6 1 2 3

Bardziej szczegółowo

Język programowania: Lista instrukcji (IL Instruction List) Wykład w ramach przedmiotu: Sterowniki programowalne Opracował dr inż. Jarosław Tarnawski

Język programowania: Lista instrukcji (IL Instruction List) Wykład w ramach przedmiotu: Sterowniki programowalne Opracował dr inż. Jarosław Tarnawski Język programowania: Lista instrukcji (IL Instruction List) Wykład w ramach przedmiotu: Sterowniki programowalne Opracował dr inż. Jarosław Tarnawski Norma IEC 1131 Języki tekstowe Języki graficzne Języki

Bardziej szczegółowo

Wstęp do Informatyki i Programowania (kierunek matematyka stosowana)

Wstęp do Informatyki i Programowania (kierunek matematyka stosowana) Wstęp do Informatyki i Programowania (kierunek matematyka stosowana) Jacek Cichoń Przemysław Kobylański Instytut Matematyki i Informatyki Politechnika Wrocławska Na podstawie: M.Summerfield.Python 3. Kompletne

Bardziej szczegółowo

1 Podstawy c++ w pigułce.

1 Podstawy c++ w pigułce. 1 Podstawy c++ w pigułce. 1.1 Struktura dokumentu. Kod programu c++ jest zwykłym tekstem napisanym w dowolnym edytorze. Plikowi takiemu nadaje się zwykle rozszerzenie.cpp i kompiluje za pomocą kompilatora,

Bardziej szczegółowo

8. MAGISTRALE I GNIAZDA ROZSZERZEŃ. INTERFEJSY ZEWNĘTRZNE.

8. MAGISTRALE I GNIAZDA ROZSZERZEŃ. INTERFEJSY ZEWNĘTRZNE. 8. MAGISTRALE I GNIAZDA ROZSZERZEŃ. INTERFEJSY ZEWNĘTRZNE. Magistrala (ang. bus) jest ścieżką łączącą ze sobą różne komponenty w celu wymiany informacji/danych pomiędzy nimi. Inaczej mówiąc jest to zespół

Bardziej szczegółowo

DZIESIĘTNY SYSTEM LICZBOWY

DZIESIĘTNY SYSTEM LICZBOWY DZIESIĘTNY SYSTEM LICZBOWY Do zapisu dowolnej liczby system wykorzystuje dziesięć symboli (cyfr): 0, 1, 2, 3, 4, 5, 6, 7, 8, 9 Dowolną liczbę w systemie dziesiętnym możemy przedstawić jako następująca

Bardziej szczegółowo

Systemy operacyjne. Systemy operacyjne. Systemy operacyjne. Zadania systemu operacyjnego. Abstrakcyjne składniki systemu. System komputerowy

Systemy operacyjne. Systemy operacyjne. Systemy operacyjne. Zadania systemu operacyjnego. Abstrakcyjne składniki systemu. System komputerowy Systemy operacyjne Systemy operacyjne Dr inż. Ignacy Pardyka Literatura Siberschatz A. i inn. Podstawy systemów operacyjnych, WNT, Warszawa Skorupski A. Podstawy budowy i działania komputerów, WKiŁ, Warszawa

Bardziej szczegółowo

Wykład 5. Architektura ARM

Wykład 5. Architektura ARM Wykład 5 Architektura ARM Plan wykładu ARM co to jest? od historii od dzisiaj Wersje architektury ARMv1 ARMv7 Rodziny obecnie w użyciu ARM7 Cortex-A9 Listy instrukcji ARM, Thumb, Thumb-2, NEON, Jazelle

Bardziej szczegółowo