Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: TECHNIKA CYFROWA 2 TS1C

Transkrypt

1 Politechnik Biłostock Wydził Elektryczny Ktedr Automtyki i Elektroniki Instrukcj do ćwiczeń lortoryjnych z przedmiotu: TECHNIKA CYFROWA 2 TSC Ćwiczenie Nr 2 UKŁADY KOMBINACYJNE. KOMPILACJA I SYMULACJA PROJEKTU W SYSTEMIE CAD Oprcowł: dr inż. Wlenty Owieczko BIAŁYSTOK 203

2 Spis treści instrukcji. Cel ćwiczeni Informcje wstępne Zjwisko hzrdu Edycj projektu Kompilcj projektu 5 6. Symultor-nliztor czsowy Czynności przygotowwcze Przeieg ćwiczeni 6 9. Sprwozdnie i form zliczeni ćwiczeni Litertur.. 8. CEL ĆWICZENIA Sprwdzenie tlicy funkcji podstwowych funktorów logicznych, nliz zjwisk hzrdu w ukłdch komincyjnych. Zpoznnie się z etpmi tworzeni projektu, sposoem edycji symoli iliotecznych orz prcą symultor-nliztor czsowego. 2. INFORMACJE WSTĘPNE Tel. Podstwowe funktory logiczne 2

3 opercj opertor zpis tlic prwdy sum logiczn iloczyn logiczny + + negcj ~ ~ różnic symetryczn negcj sumy logicznej negcj iloczynu logicznego ufor wzmcnicz ufor trójstnowy ufor z wyj. OC + ~( + ) + ~() ~ ~(+) ~() y 0 0 s y x 0 Z 0 0 y 0 0 * 'x' - dowoln wrtość logiczn, 'Z' - wyjście w stnie wysokiej impedncji * symol rmki IEEE IEC OR AND NOT + OR & AND + XOR NOR NAND NOT = + XOR NOR & NAND + y OC s y y 3. ZJAWISKO HAZARDU Hzrd w ukłdch komincyjnych - zjwisko polegjące n krótkotrwłej, niewłściwej zminie sygnłu n wyjściu ukłdu. Zjwisko hzrdu może wystąpić wówczs, gdy sygnł z wejści jest przesyłny n wyjście równoległymi drogmi o różnych opóźnienich, wnoszonych przez elementy logiczne. Zkłócenie stnu "" n wyjściu nzywmy hzrdem sttycznym w jedynkch (HS), ntomist zkłócenie stnu "0" 3

4 hzrdem sttycznym w zerch (HS0). Możliwość wystąpieni hzrdu możn wykryć n podstwie stykjących się konturów grup kltek z jedynkmi (HS) lu z zermi (HS0) w tlicy Krnugh. Przykłd 2- Projektowny ukłd jest opisny sitką Krnugh przedstwioną n rys. 2-. Minimln postć APN funkcji: f (,,c) = + c, zś odpowidjący jej schemt logiczny ukłdu przedstwiono n rys. 2-. c ) c f (,,c) ) c f (,,c) Rys. 2-. Tlic Krnugh' przykłdowej funkcji 3 zmiennych orz grupy HS i jego likwidcj: - schemt ukłdu z hzrdem; - relizcj likwidując hzrd Zkłdjąc, że w dnej chwili, n wejścich ukłdu występują sygnły =, = orz c = (y = ), w pewnym momencie nstępuje zmin stnu wejści z n 0. Przez odcinek czsu τ, odpowidjący opóźnieniu wprowdznemu przez negtor, n ou wejścich rmki OR, występuje stn 00, który ustl krótkotrwłe zkłócenie w postci y = 0 n wyjściu. W celu uniknięci groźy hzrdu nleży w tlicy Krnugh wprowdzić dodtkową grupę ntyhzrdową (kontur przerywny n rys. 2-), wspólną dl ou rozłącznych grup. Wówczs postć ntyhzrdow funkcji przedstwi się nstępująco: f (,,c) = + c + c, zś odpowidjącą jej relizcję ukłdową przedstwi rysunek EDYCJA PROJEKTU N etpie tworzeni projektu mogą yć wykorzystne nstępujące edytory projektowe: tekstowy (Text Editor), grficzny (Grphic Editor), przeiegów czsowych (Wveform Editor), symoli (Symol Editor) orz edytor plnu zsoów (Floorpln Editor). Edytor symoli (Symol Editor) pomocniczy progrm grficzny do tworzeni i edytowni symoli loków specjlizownych funkcji, opisujących ukłdy logiczne. 4

5 5. KOMPILACJA PROJEKTU Progrm kompiltor (Compiler) skłd się z modułów i plikcji umożliwijących: sprwdzenie poprwności, syntezę logiczną, generownie ziorów wejściowych do symulcji, nlizy czsowej orz fizycznego zprogrmowni ukłdów. Wyór w menu jednej z opcji konfigurcyjnych kompiltor, np. Assign>Glol Project Logic Synthesis umożliwi określenie szykości prcy, wykorzystnie zsoów i in. Kontrolę poprwności projektu pod względem zgodności z zsomi i możliwościmi funkcjonlnymi ukłdu progrmowlnego zpewni nrzędzie dignostyczne Design Doctor: menu Processing>Design Doctor (włączenie/wyłączenie), zś konfigurcję Design Doctor Setting. 6. SYMULATOR-ANALIZATOR CZASOWY Timing nlyzer (nliztor czsowy) określ czsy propgcji sygnłów n drodze pomiędzy wyrnymi węzłmi orz wyzncz mksymlną częstotliwość tktowni w oprciu o modele czsowe ukłdów osługiwnych przez kompiltor. Uruchmi się z mnger lu ikoną n psku zdń. Simultor (symultor) progrm do testowni funkcji i zchowni się w czsie, przed zprogrmowniem projektownego ukłdu w strukturze progrmowlnej. Okno symultor-nliztor czsowego przedstwi: tlicę czsów opóźnień dl poszczególnych sygnłów w torch we - wy i opóźnieni między nimi - dl ukłdów komincyjnych. tlicę czsów ustleni i podtrzymni sygnłu - dl rejestrów. Symulcj czsow rozpoczyn się od skompilowni projektu z uktywnioną w menu Processing opcją Timing SNF Extrctor. Kompiltor tworzy ziór typu timing SNF (Timing Simultor Netlist File) zwierjący dne o czsch propgcji sygnłów. Symultor przeprowdz n tej podstwie pełną syntezę i optymlizcję projektu, nstępnie tworzy czsowy ziór (.snf). Symulcj czsow dotyczy cłego projektu i pozwl wykryć łędy, wywołne zjwiskmi czsowymi typu hzrd, wyścigi itp. Symulcj funkcjonln kompiltor tworzy ziór typu functionl SNF (Simultor Netlist File), n podstwie którego symultor przeprowdz syntezę logiczną projektu. Wyniki symulcji funkcjonlnej mogą wskzywć n prwidłowe (ądź nie prwidłowe) dziłnie ukłdu. 5

6 W ćwiczeniu wykorzystuje się funkcje edytor przeiegów, kompiltor orz symultornliztor czsowego do nlizy prcy projektownego ukłdu. 7. CZYNNOŚCI PRZYGOTOWAWCZE Przed przystąpieniem do wykonni ćwiczeni, student powinien: - szczegółowo zpoznć się z instrukcją, - zpoznć się z wykorzystywnymi w ćwiczeniu plikcjmi systemu CAD - powtórzyć teorię ukłdów logicznych, w szczególności metody opisu i relizcji ukłdów jedno- i wielowyjściowych, - przedstwić rozwiąznie zdń podnych przez prowdzącego 8. PRZEBIEG ĆWICZENIA I. EDYCJA PROJEKTU Poleceniem MAX+Plus II>... Editor, które otwier ziór Untitled lu File>New okno z możliwością wyoru zioru, np.:.gdf,.sch, uruchmi się wyrny edytor projektowy. Poleceniem File>Sve zpisujemy edytowny plik n dysku, nie zmienijąc jego domyślnej nzwy (identycznej z nzwą projektu, uzupełnioną o rozszerzenie). Ikoną n psku zdń dokonujemy zminy nzwy ieżącego projektu n nzwę edytownego pliku (w przypdku, gdy są różne). Uwg! Kompilowne są pliki położone njwyżej w hierrchii, nie zś ktulnie edytowne. Tworzymy symol grficzny (ilioteczny) odpowidjący opisowi tekstowemu polecenie File>Crete Defult Symol. Edycj symolu (np.: rozmieszczenie nzw i wyprowdzeń): menu File>Edit Symol. Uwg!. Podczs zpmiętywni ukłdu po rz pierwszy <Sve As> progrm utomtycznie generuje symol ukłdu orz ziór włączlny. Opercj t odpowid instrukcjom: Crete Defult Symol i Crete Defult Include File z menu File. W celu zminy lu modyfikcji symolu utomtycznego korzystmy z edytor symoli. 6

7 2. Przed utworzeniem symolu iliotecznego zlec się przeprowdzenie symulcji funkcjonlnej okno mnger MAX+Plus II>Compiler przycisk Strt, zznczjąc opcję Functionl SNF Extrctor w menu Processing. II. KOMPILACJA PROJEKTU Uruchomienie kompiltor menu MAX+Plus II>Compiler przycisk Strt lu z psk nrzędzi File>Project> Sve&Compile. Zznczjąc opcję Functionl SNF Extrctor w menu Processing uruchmimy wstępną (funkcjonlną) kompilcję, zś opcją Timing SNF Extrctor kompilcję pełną, uwzględnijącą opóźnieni czsowe (niezędn przy implementcji projektu w ukłdzie progrmowlnym). Przy tym generowne są pliki do symulcji czsowej, dl progrmtor orz plik dokumentcyjny. Rozpoczęcie kompilcji włączenie przycisku Strt w oknie kompiltor. Okno Messge Compiler wyświetl komunikt o przeiegu kompilcji. III. ETAPY TWORZENIA WYMUSZEŃ DO SYMULACJI Uruchmimy edytor przeiegów czsowych - okno mnger MAX+Plus II> Wveform Editor lu menu File>New, opcj Wveform Editor file w oknie dilogowym, Ustlmy rozdzielczość edycji przeiegów w funkcji czsu Options>Grid Size orz cłkowity czs symulcji File>End Time, Dokonujemy wyoru sygnłów wymuszjących, Rysujemy przeiegi sygnłów wymuszjących, korzystjąc z zestwu specjlnych nrzędzi funkcji wywołnych ikonmi psk nrzędziowego w lewej części okn lu z poziomu menu: opcje Edit>Overwrite. Otwrty w oknie edytor przeiegów plik o nzwie untitled.scf zpisujemy n dysku pod nzwą identyczną z nzwą projektu. 9. SPRAWOZDANIE I FORMA ZALICZENIA ĆWICZENIA Ocenie podlegją czynności zrówno etpu przygotowwczego jk i relizcyjnego. Wrunkiem zliczeni ćwiczeni jest poprwny przeieg procesu edycji, kompilcji orz edycji wymuszeń do symulcji projektu. Pondto wymgne jest przedstwienie protokołu orz wykznie się niezędną wiedzą z zkresu wykonywnego ćwiczeni. Protokół powinien zwierć: temt i cel ćwiczeni, treść wykonywnych zdń, kolejne etpy syntezy, schemty projektownych ukłdów, wnioski. 7

8 0. LITERATURA. L. Grodzki, W. Owieczko: Podstwy techniki cyfrowej, P. Zysiński, J. Psieriński: Ukłdy progrmowlne pierwsze kroki. BTC, Brski M., Jędruch W.: Ukłdy cyfrowe. Podstwy projektowni i opis w języku VHDL. PGd, Gdńsk